还剩5页未读,继续阅读
文本内容:
fpga毕业设计开题报告FPGA(Field-Program___bleGateArray),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物以下是fpga毕业设计,欢迎阅读在这个时间就是金钱的年代里,数字电子钟已成为人们生活中的必需品目前应用的数字钟不仅可以实现对年、月、日、时、分、秒的数字显示,还能实现对电子钟所在地点的温度显示和智能闹钟功能,广泛应用于车站、医院、机场、码头、厕所等公共场所的时间显示随着现场可编程门阵列fieldprogram-___blegatearray,FPGA的出现,电子系统向集成化、大规模和高速度等方向发展的趋势更加明显,作为可编程的集成度较高的ASIC,可在芯片级实现任意数字逻辑电路,从而可以简化硬件电路,提高系统工作速度,缩短产品研发周期故利用FPGA这一新的技术手段来研究电子钟有重要的现实意义设计采用FPGA现场可编程技术,运用自顶向下的设计思想设计电子钟避免了硬件电路的焊接与调试,而且由于FPGA的I/O端口丰富,内部逻辑可随意更改,使得数字电子钟的实现较为方便本课题使用CycloneEP1C6Q240的FPGA器件,完成实现一个可以计时的数字时钟该系统具有显示时、分、秒,智能闹钟,按键实现校准时钟,整点报时等功能满足人们得到精确时间以及时间提醒的需求,方便人们生活
2.1研究的基本内容数字时钟是采用电子电路实现对时间进行数字显示的计时装置,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度不断提高数字时钟系统的实现有很多,可以利用VerilogDHL语言在QuartusII里实现时、分、秒计数的功能在芯片内部存储器设24个字节分别存放时钟的时、分、秒信息数字时钟首先是秒位(共8位)上按照系统时钟CLK进行计数,存储器内相应的秒值加1;若秒位的值达到60(1___),则将其清零,并将相应的分位(共8位)的.值加1;若分值达到60(1___),则清零分位,并将时位(共8位)的值加1;若计数满24(___0)后整个系统从0开始重新进行计数本设计使用CycloneEP1C6Q240的FPGA器件为核心,通过编写程序,完成此电子时钟的主要功能显示时,分,秒,以及通过按键实现校准时钟主要功能,使用...。