还剩14页未读,继续阅读
本资源只提供10页预览,全部文档请下载后查看!喜欢就下载吧,查找使用更方便
文本内容:
摘要计算器(calculator;counter)一般是指“电子计算器”,该名词由日文传入中国计算器能进行数学运算计算器一般由运算器、控制器、存储器、键盘、显示器、电源和一些可选外围设备组成低档计算器的运算器、控制器由数字逻辑电路实现简单的串行运算,其随机存储器只有
一、二个单元,供累加存储用使用简单计算器可进行加+、减-、乘*、除/、开方sqrt、百分数%、倒数1/x等简单算术计算本次设计只完成加+、减-、乘*、除/运算关键字加减乘除、优先级、进制转换、数据选择、有效数字、正负1设计内容与设计要求
1、1基本内容设计一个简易计算器
1、2基本要求
①实现最大输入两位十进制数字的四则运算(加减乘除)
②能够实现多次连算(无优先级,从左到右计算结果)如12+34×56-78÷90+9=
36.75
③最大长度以数码管最大个数为限,溢出报警
④有正负数区分;
⑤除法不能除尽时小数保留2位有效数字
1、3扩展要求能够区分运算优先级(先乘除,后加减)如12+34×56-78÷90+9=
1924.132方案选择能够进行区分优先级的计算,先乘除,后加减乘除运算同步进行,从左往右;乘除结束后的数据进行加减运算3系统具体设计
3、1总体框架(总电路图附录1)
3、2各个模块设计
①乘法模块(VHDL附录2)当乘法符号的上升沿的时候读入反馈的结果(包括数据及正负号)并输出到data
1、data1_pn;当乘法符号的下降沿的时候读入数据(包括数据及正负号)并输出到data
2、data2_pn并进行计算,结果的数据由乘法器计算得到;结果的正负号即为两个相乘数据的正负号取异或数据为保留两位小数,输出的当成被乘数的数乘上100元件例化
②除法模块(VHDL附录3)当除法符号的上升沿的时候读入反馈的结果(包括数据及正负号)并输出到data
1、data1_pn;当除法符号的下降沿的时候读入数据(包括数据及正负号)并输出到data
2、data2_pn并进行计算,结果的数据由除法器计算得到;结果的正负号即为两个相除数据的正负号取异或数据为保留两位小数,输出的当成被除数的数乘上100元件例化...。