还剩6页未读,继续阅读
文本内容:
数字电子技术课程设计报告课题数字钟的设计与制作学年09学年学期第二学期专业班级姓名时间2009年6月20日—2009年6月26日EDA课程设计报告
一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路
二、设计内容及要求
(1)设计内容1由晶振电路产生16HZ标准信号;2分、秒为00~59六十进制计数器;3时为00~23二十四进制计数器;4具有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;
(2)设计要求1写出数字钟的设计程序;2编译与调试程序;3功能仿真与时序仿真4配置引脚下载到实验电路板上测试5指导老师检查设计结果,并答辩6编写设计报告写出设计与制作的过程,附上有关程序和仿真结果图,有心得体会
三、原理框图数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路由于校时时需要较高的频率,所以外部时钟输入选取16HZ的频率,实验电路板采用模式三,电路连接如图数字钟电路模型所示,管教配置如图管脚配置所示外部clk接16HZ频率的时钟,FPGA内部程序首先分频得到1HZ频率的时钟作为60进制秒计数器的驱动,秒益出驱动60进制分计数器,分益出驱动24进制时计数器Change按下驱动3进制计数器state;state为0时数字钟电路模型管脚号管脚号管脚号管脚号out_hour
[0]161out_hour
[4]165out_min
[0]133out_min
[4]137out_hour
[1]162out_hour
[5]166out_min
[1]134out_min
[5]138out_hour
[2]163out_hour
[6]167out_min
[2]135out_min
[6]139out_hour
[3]164out_hour
[7]168out_min
[3]136out_min
[7]140管脚号管脚号管脚号...。