还剩3页未读,继续阅读
文本内容:
第六章时序逻辑电路
1、选择题1.同步计数器和异步计数器比较,同步计数器的显著优点是A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制2.把一个五进制计数器与一个四进制计数器串联可得到进制计数器A.4B.5C.9D.203.下列逻辑电路中为时序逻辑电路的是A.变量译码器B.加法器C.数码寄存器D.数据选择器
4.N个触发器可以构成最大计数长度(进制数)为的计数器A.NB.2NC.N2D.2N
5.N个触发器可以构成能寄存位二进制数码的寄存器A.N-1B.NC.N+1D.2N6.五个D触发器构成环形计数器,其计数长度为A.5B.10C.25D.327.同步时序电路和异步时序电路比较,其差异在于后者A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关8.一位8421BCD码计数器至少需要个触发器A.3B.4C.5D.
109.欲设计0,1,2,3,4,5,6,7这几个数的计数器,如果设计合理,采用同步二进制计数器,最少应使用级触发器A.2B.3C.4D.810.8位移位寄存器,串行输入时经个脉冲后,8位数码全部移入寄存器中A.1B.2C.4D.811.用二进制异步计数器从0做加法,计到十进制数178,则最少需要个触发器A.2B.6C.7D.8E.1012.某电视机水平-垂直扫描发生器需要一个分频器将31500HZ的脉冲转换为60HZ的脉冲,欲构成此分频器至少需要个触发器A.10B.60C.525D.3150013.某移位寄存器的时钟脉冲频率为100KHZ,欲将存放在该寄存器中的数左移8位,完成该操作需要时间A.10μSB.80μSC.100μSD.800ms
14.若用JK触发器来实现特性方程为,则JK端的方程为A.J=AB,K=B.J=AB,K=C.J=,K=ABD.J=,K=AB15.要产生10个顺序脉冲,若用四位双向移位寄存器CT74LS194来实现,需要片A.3B.4C.5D.1016.若要设计一个脉冲序列为1101001110的序列脉冲发生器,...。