还剩3页未读,继续阅读
文本内容:
Protel到Allegro转化的方法PROTEL较早就在国内开始使用,在国内的普及率也最高,有些高校的电子专业还专门开设了课程来学习它,下面为大家了关于Protel到Allegro转化的方法,一起来看看吧由于接触和使用较早等原因,国内的Protel用户为数众多,他们在选择Cadence高速PCB解决方案的同时,都面临着如何将手头的Protel设计移植到CadencePCB设计软件中的问题在这个过程当中碰到的问题大致可分为两种一是设计不很复杂,设计师只想借助CadenceCCT的强大自动布线功能完成布线工作;二是设计复杂,设计师需要借助信噪分析工具来对设计进行信噪仿真,设置线网的布线拓扑结构等工作对于第一种情况,要做的转化工作比较简单,可以使用Protel或Cadence提供的Protel到CCT的转换工具来完成这一工作对于第二种情况,要做的工作相对复杂一些,下面将这种转化的方法作一简单的介绍Cadence信噪分析工具的分析对象是CadenceAllegro的brd文件,而Allegro可以读入合乎其要求的第三方网表,Protel输出的Telexis格式的网表满足Allegro对第三方网表的要求,这样就可以将Protel文件注入Allegro这里有两点请读者注意首先,Allegro第三方网表在$PACKAGE段不允许有“.”;其次,在Protel中,我们用BasName[0:N]的形式表示总线,用BasName[x]表示总线中的一根信号,Allegro第三方网表中总线中的一根信号的表示形式为BasNameX,读者可以通过直接修改Protel输出的Telexis网表的方法解决这些问题Allegro在注入第三方网表时还需要每种类型器件的设备描述文件Device.txt文件,它的格式如下Package:packagetypeClass:classtypePincount:totalpinnumberPinused:...其中常用的是PACKAGE,CLASS,PINCOUNT这几项PACKAGE描述了器件的封装,但Allegro在注入网表时会用网表中的PACKAGE项而忽略设备描述文件中的这一项CLASS确定器件的类型,以便信噪分折,Cadence将器件分为ICIO,DISCRETE三类PINCOU...。