文本内容:
实验三利用MSI设计组合逻辑电路
一、实验目的1.熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法2.掌握用MSI设计的组合逻辑电路的方法
二、实验仪器及器件
三、实验原理1.用译码器现实组合逻辑电路译码器是将每个输入的二进制代码译成对应的输出高、低电平信号如图
(一)为3线—8线译码器当附加控制门GS的输出为高电平S=1时,可由逻辑图写出从上式可看出Y0—Y7同时又是A
2、A
1、A0这三个变量的全部最小项的译码输出所以这种译码器也叫最小项译码器如果将A
2、A
1、A0当作逻辑函数的输入变量,则可利用附加的门电路将这些最小项适当的组合起来,便可产生任何形式的三变量组合逻辑函数例如用3线-8线译码器74LS138实现全加器列出真值表如表
(一)所示A、B是加数与被加数,Cn是低位向本位的进位,S为本位和,Cn+1位是本位向高位的进位由真值表可得全加器的最小项之和表达式令74LS138的输入A2=A、A1=B、A0=C,在其输出端附加两个与非门,按照上述全加器的逻辑函数式连接即可实现全加器功能如图
(二)表
(一)全加器真值图
(二)74LS138实现全加器逻图2.用数据选择器实现组合逻辑电路数据选择器的功能是从一组输入数据中选出某一个信号输出或称为多路开关如图
(三)为双四选一数据选择器74LS153逻辑图Y1和Y2为两个独立的输出端,S1和S2为附加控制端用于控制电路工作状态和扩展功能A
1、A0为地址输入端D
10.D
11.D
12.D13或D
20.D
21.D
22、D23为数据输入端通过选定不同的地址代码即可从4个数据输入端选出要的一个,并送到输出端Y输出逻辑式可写成实验仪器或器件数量数字电路实验箱1数字万用表1示波器174LS00174LS197174LS138174LS1511ABCnSCn+10000000110010100110110010101011100111111。