还剩4页未读,继续阅读
文本内容:
Experiment9CombinatorialLogicCircuitsIObjectives1Tounderstandtheconfigurationsofintegratedcircuits;2ToverifythelogicfunctionsofTTLCMOSintegratedcircuits;3Tounderstandthelogicfunctionsoffull-adderandhalf-adderandknowhowtoimplementbylogicelements;4Toholdthemethodsofdesigningandimplementingcombinatoriallogiccircuits.IIApparatusandEquipmentsNameSpec.Number1DCsource12analogexperimentsystemMES-Ⅳ13Multi-meter14Integratedcircuits4×twoinputs“NAND”gate74LS00154×twoinputs“NOR”gate74LS0216Doublefour-inputs“NAND”gate74LS20174×twoinputs“AND”gate74LS08186×inverter74LS04194×twoinputs“OR”gate74LS321104×twoinputs“exclusive-OR”gate74LS86111Doublefour-inputs“NOR”gateCD40021IIIPrincipleoftheExperiment1Tostudytheconfigurationsofthechips;2Tofillinthevacancies1Theoperationvoltageofthe74LSTTLintegratedcircuit()thelogichighlevelofvoltage1is()voltsthelogiclowlevelofvoltage0is()volts;2IfthereisnoinputsignalTTLgatecircuitcanberegardedas();anditcanberegardedas()whenitispulledoutfromorinsertedintoslots.3CMOSintegratedcircuits:A.thevoltagerangeofCD4000seriesis();B.thevoltagerangeofCD000seriesis();3Todesignavote-circuitwiththreeinputsandoneoutputofwhichtheoutputfollowsthemostofinputs:1ListthelogictableandgivethesimplestlogicexpressionswithAND-ORgates;2Implementthecircuitwiththegivenchipsanddrawthelogicdiagramthechipsandgatesarelimitedtoleast;3)Verifythefunctionanddrawthestate-table;4Todesignahalf-addertherequirementsshouldbesameasthatofprocedure“3”;#0;#0;#0;��#0;��#0;��#0;��#0;#0;#0;#0;#0;A#0;B#0;C#0;Fig.9-1circuitwiththreeinputvariables#0;#0;#0;#0;C#0;=1#0;��#0;��#0;S#0;#0;#0;#0;A#0;B#0;Fig.9-2half-addercomposedofNORgates#0;5Todesignafull-adderTodesignahalf-addertherequirementsshouldbesameasthatofprocedure“3”;6Todesignalogicanswer-circuit:threeinputsareABandC;threeoutputsareand;andthelogicrelationshipare=A··=B··and=C··inputsoutputsABC100100010010001001IVLabWork1LogicfunctionsverificationofTLLgatecircuits;2LogicfunctionsverificationofCMOSgatecircuits;3Logicfunctionstestoflogicvote-circuit;4Logicfunctionsverificationofthehalf-adderfull-adder;5Logicfunctionsverificationoflogicanswer-circuit.VRequirementsoftheExperimentReport1Fillinginthetablesverifyingthelogiccircuitandcomparinganalyzingtheresults;2Discussingtheinputpinsofgatecircuits.实验九集成逻辑门电路及组合电路
一、实验目的1.了解集成电路的外引线排列及其使用方法2.验证常用TTL、CMOS集成门电路逻辑功能,掌握其逻辑符号3.掌握半加器,全加器的逻辑功能,并选用元件实现之4.掌握组合电路的设计和实现方法
二、实验仪器设备名称规格,型号数量1直流稳压源1台2数字电子技术实验系统1台3万用表1台4集成电路四2输入与非门74LS001片四2输入或非门74LS021片双四输入与非门74LS201片四2输入与门74LS081片六反相器74LS041片四二输入或门74LS321片四2输入异或门74LS861片双四输入或非门CD40021片
三、预习要求1.画好实验用各芯片管脚图2.完成下列填空174LS74系列TTL集成电路的工作电压为(),逻辑高平1时(),低电平0时()2TTL门电路输入端不接信号时,视为(),在拔插集成块时,()3CMOS集在成电路中A.CD4000系列电源电压范围为();B.CD000系列电源电压为()3.设计一个多数表决器电路,该电路有三个输入端,一个输出端,其功能是输出电平与输入信号的多数电平一致,要求如下1列写真值表,写出最简的与或逻辑表达式;2用提供的芯片实现电路,要求使用的芯片最少,门数最少,画出实现的逻辑电路图;3)画出验证此功能的状态表格4.设计一个半加器,即只考虑两个加数本身相加,不考虑从低位来的进位,要求如上3#0;#0;#0;��#0;��#0;��#0;��#0;#0;#0;#0;#0;A#0;B#0;C#0;��9-1������������#0;Y#0;#0;#0;#0;C#0;=1#0;��#0;��#0;S#0;#0;#0;#0;A#0;B#0;��9-2������������������#0;5.设计一个全加器,即不仅要考虑两个加数本身相加,还要考虑从低位来的进位,要求如上36.抢答显示器的设计,它的控制要求为现有三组竞赛者参加抢答竞赛,每组竞赛都有一个抢答按扭开关,竞赛者要抢答问题则需抢先拔动开关,则抢先回答者对应的显示器就发光,而后拔动开关者无效设计提示设输入变量A、B、C分别代表三组竞赛者,输出、、分别表示A、B、C三组的抢答显示指示灯设首先拔动开关者为1,则A、B、C只有三种状态,即为100,010,001,在抢答者拔动开关后,必须用它的输出同时去切断另两组的输出信号,其抢答状态如表,据此表写出其逻辑表达式,并画出用与非门器件实现的逻辑图(=A··;=B··;=C··)输入输出ABC100100010010001001
四、实验任务与方法1.TLL门电路逻辑功能验证在数字实验装置上安装好TLL门电路芯片,该芯片输入端接逻辑开关,输出端接LED发光二极管,检查无误后接通稳压电源“5V”按状态表输入信号,现定输出结果(LED发光二极管)灯亮为1,灯灭为0,填入自拟表格中,并用万用表测0,1电平值2.CMOS门电路逻辑功能验证CMOS门电路逻辑功能验证方法同TLL门电路,需注意其不用的输入端管脚不能悬空要接地,当输入端需改变接连线时,需切断电源3.表决电路的逻辑功能的测试对照预习中设计的表决器的电路,按所列表格验证逻辑功能若不符合,则重新设计图9-1为其中一种方案的电路4.半加器、全加器的逻辑功能验证的过程如上5.抢答显示器的逻辑功能的验证对照预习中的显示器的电路,按所列表格验证逻辑功能实验注意每次抢答结束,A、B、C必须回“0”
五、实验报告要求1.按实验报告结果填写表格,画出验证后的逻辑电路图,与预习内容进行比较分析设计与实验的关系2.讨论门电路输入端的处置方法。