还剩26页未读,继续阅读
本资源只提供10页预览,全部文档请下载后查看!喜欢就下载吧,查找使用更方便
文本内容:
关于这篇翻译的几点申明
1.翻译参与人员是成都信息工程学院的王堃邓练王继承
2.由于能力和时间有限,只翻译了自己觉得对我们这次培训有用的部分其它部分希望有兴趣的人自己查阅PDF.
3.这个翻译是基于AD公司的AD9954的PDF的,翻译了部分页数的部分内容有部分内容由于在一个“AD9954中文“的PDF上有了说明,我们就没有再翻译,有需要可以__我们
4.这篇文章是翻译来我们自己查阅用的,如果你在使用这个文档的所产生的问题责任由你自己负责,所有错误都是因为你不自己看PDF!!:-
5.不需要感谢,只需要大家在传阅这篇翻译的时候不要删除这几点申明
6.有任何问题可以__我们__:王堃4164162邓练16519653王继承
4051170247.时间2007-8-
118.地点成都信息工程学院高频培训实验室几个核心词汇的解释(PDF1314页)参考频率REFCLKInputAD9954有几种生成内部系统时钟的方式,片上的振荡环路可以通过外部的时钟输入引脚链接的晶振产生一个低频参考__系统时钟可以通过内部的一个锁相倍频使低频的输入__生成一个低频__源的供给系统高采集率的DDS和DAC使用为了得到最好的效果,外部晶振要尽量稳定,无噪声通过对CLKMODESELECT引脚,CFR14和CFR27:3的设置可以设定系统的时钟工作模式,需要注意这些引脚只支持
1.8v的逻辑电压,不支持
3.3v的逻辑电压CLKMODESELECT引脚为高的的时候,激活了内部震荡回路,通过外部晶振输入的频率,系统产生一个缓冲过的__当内部时钟被禁用时,外部晶振必须提供一个参考频率,对于不同的操作,如果是单端输入参考频率的话,应该在不用的引脚和模拟VCC之间连接一个
0.1uf的电容有了这个电容,时钟输入引脚的偏斜电压(biasvoltage)会是
1.35V.5号框图是对时钟工作模式设置的总结注意对锁相环的倍频是通过CFR27:3这几个位进行设置的和CFR14是相互__的倍频器片上的锁相环电路可以参考频率进行倍频通过对CFR27:
3.这几个控制位,可以设置倍频率倍频值是在0x04到0x14之间(4——20倍)编程时使用者应该考虑倍频器的最大输入频率,在倍频比修改后,必须有一段时间的延时让锁相环去锁定(大概1ms)ThePLLisbypassedbyprogrammingavalueoutsidetherangeof4to20deci__l.WhenbypassedthePLLisshutdowntoconservepower.(这一段不理解,大家自己查阅吧)压控振荡器VCO可以通过对CFR22位的设置进行精确范围的设置环路滤波器(loopfilter)链接的电容和电阻的推荐取值在框图4上DAC输出和大多数的DAC不一样的是,AD9954的参考点是__DD而不是AGND两个双向输出端提供一个最大值输出电流,微分输出可以减少DAC输出产生的共态噪声,从而有更好的信噪比最大电流是由外部DAC_RSET引脚和DACground引脚直接链接的电阻RSET决定的,计算方程如下RSET=(
39.19/Iout)最大输出电流是15__.限制到10__以下有更好的spurious-freedynamicrangeSFDR效果DAC输出-
5.0v到+
5.0v之间超出这个范围会产生过载以至于烧毁DAC输出电路.要注意输出电压不要超出这个范围比较器许多应用都是方波而不是正弦波,该芯片为了支持这种应用,自身带有片上比较器,片上比较器特点为带宽大于200M,电压输入范围为
1.3到
1.8,比较器可通过使用控制字——CFR16进行关闭,目的是降低电源功耗频率累加器该板块采用线性扫频模式,从开始频率F0转变到终点的频率F1不是即时的,而是以扫频或者跳变的方式进行转变跳变模式可通过步进在F0-F1中间任意频率完成,线性扫频板块是用上升或者下降三角频率改变控制字和上升下降三角频率的斜率以及频率累加器实现通过CFR!21使能线性扫频模块,线性扫描没有固定某个位去建立某一方式,用以在扫描过程中达到终点频率频率控制字参照图2,三个不同的资源组成频率控制字,为dds核心提供相位累加器的累加值频率累加器,静态RAM和控制逻辑寄存器实际应用中静态的输出频率或超过四被预置输出频率需要被转变,在一些在变或不明确的次序中,设定FTW的首选方法是设定FTW0寄存器的值如果应用中需要预置超过四个特殊程序控制字或者需要写一个预置控制字序列,可以将FTW写到片上RAM上,通过管脚的设置可以在一套或者一系列之间进行切换(PS0PS1)应用中如果需要一个稳定的扫频,就需要设置第二频率计数器尽管累加器的值是使用者编程得到的,但是程序中一定要制定写些规则来避免溢出DDS核DDS的输出频率Fo是通过一个方程计算出来的,方程涉及系统时钟SYSCLK频率设置字FTW和相位累加器的容量232这个芯片.方程如下fO=FTWfS/232;0≤FTW≤231fO=fS×1−FTW/232;231FTW232−1注意根据FTW的取值不同,方程是不一样的在每个时钟周期,FTW被写入到相位计数器中(有点像单片机的自动计数模式—本人自己的想法)相位累加器的输出值和用户自己预先定义的14位相位设置字POW相加.这个19位的数值会通过一个余弦COS功能转化成一个幅度值(amplitudevalue)消除掉较低的几位可以有效的减低功耗这个消除不会降低频率分辨率在某些应用中,可能需要产生一个0相位的输出__,单纯的把FTW设置为0不能完成这个要求必须把DDS核的输出相位值进行设置,有一个控制位是专门用来让相位计数器输出0相位的上电后,相位累加器清除位自动为
1.但是这一位相对的缓冲存储器是
0.所以,在上电之后,相位累加器在第一次I/O更新之前是零I/O更新把数据从数据缓存传输到数据寄存器查阅SYNC_CLKandI/OUPDATE部分了解细节同步-寄存器更新SYNCHRONIZATION—REGISTERUPDATESI/OUPDATE输入到AD9954的数据通过SYNC_CLK__实现同步I/O更新是在SYNC_CLK的上升沿进行的系统内部,SYNC_CLK__通过一个四分频器转换成SYNC_CLK__.SYNC_CLK__在SYNC_CLK引脚上有输出这样使得外部硬件和系统通过系统内部的时钟同步I/O更新__和SYNC_CLK__,是用作把内部缓存里面的数据发送到控制寄存器里他们可以保证使用者在修改数据字的时候是在一个稳定的连续的脉冲条件下(保证时序的正确)23号图和24号图对同步,I/O更新通讯时序进行了描述这些时序中需要注意的是以下几个方面1)、i/o更新__是边沿检测__,这个__没有对时间长度的约束,但是最小的低电平周期是一个SYNC_CLK时钟周期2)、I/OUPDATE引脚在SYNC_CLK的上升沿置高和保持设置和保持规范查阅TABLE
2.从PDf24页左下开始操作实例(exampleoperation)作为一个示例,给幅度比例因子(ASF)寄存器写一个最大值一半的刻度值首先计算出
0.5对应的二进制数值因为ASF是16位宽的数据,所以等效的的数值应该是0x80然后,如果是高位在前模式(M__),发出一个指令字节0x02ASF的内存地址是00010b通过这个指令,内部控制器选择对应的内存地址的寄存器,然后发现ASF是2byte宽,串口计数器设置为16(应该是自动的),然后开始等待SCLK的16个上升沿,然后依次从SDIO读取_____
00000000000.在低位在前的模式(L__)下修改ASF寄存器的值基本上和M__模式下一样,不过数据是相反的
0000000000000001.RAM串口操作通过串口操作的方法是和其他串口通讯基本上一致的,但是读取的8位单元(byte)的数量是通过内存地址的开始地址到截至地址之间的长度定义的内存段控制字(RS__)结束地址是I/O传输的最高位,开始内存地址是I/O传输的最低位(所以这里要考虑你的传输模式是M__还是L__,根据情况修改传输数据的时序)通过设置CFRI《8》,RAMI/O支持L__和M__这两种模式M__模式时第一个字节(byte8位)是整个内存地址的最高位,接下来的三个字是依次组合成接下来的3个字节(byte8位)是对较低的三个字节依次进行设置L__模式刚好相反(PDF对这里描述比较烦琐而且重复,就没有继续翻译了,有疑问的可以自己查阅PDF或者__我们)串口操作注意事项设置的改变在对CFR19:8这个寄存器写值之后就马上实现了如果是多字节的写指令,对这两个寄存器位写指令应该是在整个通信周期的中间(所以应该对剩下的字节改变量后进行依次重新书写CFR1,以保证整个修改全部刷新---括号里面是我自己的理解,希望大家有选择的读取)系统必须保证时钟同步以保证AD9954可以识别每个外部逻辑控制字比如,如果系统发送一个指令字节去修改一个2-byte(16位)的寄存器,但是对SCLK产生了3个字节(24次)的脉冲,即产生了多余的24个脉冲,那么通讯同步就丢失了这种情况下,最开始的16个SCLK上升沿里面读取的数据被存储进了你所选择的寄存器,但是后面的八个上升沿则会被AD9954理解为下一个指令字节为了防止AD9954和系统之间的不同步,IOSYNC这个引脚可以对AD9954的串口状态控制器进行重启如果要对RAMprofile进行读取那么必须操作PROFILE控制引脚(PS1和PS0)通过对PS1和PS0的设置可以片选你所需要的RAM寄存器然后进行读取指令字节指令字节包括以下信息M__D6D5D4D3D2D1L__R/wxxa4a3a2a1a0这里是一个草图,具体请查阅PDF.R/W:这一位是控制是对内存地址的写操作还是对内存地址的读操作的R就是读,w就是写1读0写X,x d6,d5这两位可以不用关心a4a3a2a1a0这里是对所要操作的内存地址进行设置每个存储器所对应的内存地址请在内存框图上查找(参考PDF表12,13)内存地址框图及介绍图12和13是内存地址的框图可用的内存地址是由linearsweepenablebit位决定的有些寄存器的内存地址可能会由于操作模式的不同有所改变特别的是0x07,0x08,0x09,0x0a这几个寄存器会受到影响因为linearsweepoperation(直译直线扫描操作)的优先级高于RAM操作AD公司建议在linearsweep被使能的情况下,通过bitCFR131把RAM操作禁止通过对CFR121的设置去保证电源(conservepower).串口地址数与每个寄存器关联,””这个符号描述了特殊位和位的范围比如3指的是第三位(bit3),7:3指的是这个范围是bit7到bit3之间CFR121直线扫描和RAM操作控制位0RAM操作模式1直线扫描操作模式寄存器控制位描述接下来是图
12.13请参考PDF这里就不再列出寄存器控制功能NO.1CFR1被用来控制多种功能,并且控制AD9954的模式每位的功能CFR131:RAM使能位CFR131=0(默认)RAM不能__作单音操作模式或者直线扫描模式被允许CFR131=1RAM允许__作正常存取控制操作被RS__模式控制位控制为了电流分布CFR131:RAMEnableBitCFR131=0default.TheRAMisdisabledforoperation.Eithersingle-tonemodeofoperationorlinearsweepmodeofoperationisenabled.CFR131=
1.TheRAMisenabledforoperation.Ac__sscontrolfornor__loperationiscontrolledCFR130:RAM目标位如果CRF31被清空,CRF30被忽略CFR130=0(默认)如果CFR131被设置,RAM输出驱动相位累加器(提供FTW)CFR130=1如果CFR131被设置,RAM输出驱动相位加法器(POW)CFR130:RAMDestinationBitIfCFR131isclearedCFR130isignored.CFR130=0default.IfCFR131issettheRAMoutputdrivesthephaseaccumulatorprovidestheFTW.CFR130=
1.IfCFR131issettheRAMoutputdrivesthephase-offsetadderPOW.CFR129:27:内部板型控制这些位引起板型位被忽略,当RAM被使用并且使AD9954进入自动板型循环序列,这个序列允许使用者执行频率/相位的合成扫描,扫描不需要外部输入参看内部板型控制段的更多资料CFR129:27:InternalProfileControlBitsThesebitscausetheprofilebitstobeignoredwhentheRAMisbeingusedandputstheAD9954intoanauto__ticprofileloopsequen__thatallowstheusertoimplementafrequency/phasecompositesweepthatrunswithoutexternalinputs.SeetheInternalProfileControlsectionformoredetails.CFR126:装入在振幅斜坡速率控制位CFR126=0(默认)振幅斜坡速率定时器被装载只有在超时上(时钟==1);它不被装由于IO更新输入__CFR126=1振幅斜坡速率定时器被装载时钟上升延时(时钟==1),或者在IO更新输入__的时候CFR126:LoadAmplitudeRampRateControlBitCFR126=0default.Theamplituderampratetimerisloadedonlyupontimeouttimer==1;itisnotloadedduetoanI/Oupdateinputsignal.CFR126=
1.Theamplituderampratetimerisloadeduponeithertimeouttimer==1oratthetimeofanI/Oupdateinputsignal.CFR125:ShapedOn-OffKeying使能位CFR125=0(默认)Shapedon-offkeying被旁路CFR125=
1.Shapedon-offkeying被允许参阅CFR24CFR125:ShapedOn-OffKeyingEnableBitCFR125=0default.Shapedon-offkeyingisbypassed.CFR125=
1.Shapedon-offkeyingisenabled.SeealsoCFR
124.CFR124:自动shapedOn-off使能位如果CFR25被清零,CFR24被忽略CFR24=0(默认)手动__nualshapedon-offkeying操作,参看ShapedOn-offKeying部分详细资料CFR124:AutoshapedOn-OffKeyingEnableBitIfCFR125isclearedCFR124isignored.CFR124=0default.__nualshapedon-offkeyingoperation.SeetheShapedOn-OffKeyingsectionfordetails.CFR124=
1.Autoshapedon-offkeyingoperation.SeetheShapedOn-OffKeyingsectionfordetails.CFR123:自动同步使能位CFR24=0(默认)多个的AD9954自动同步特征不被激活CFR24=1多个的AD9954自动同步特征被激活参看多个AD9954同步部分细节CFR123:Auto__ticSynchronizationEnableBitCFR123=0default.Theauto__ticsynchronizationfeatureofmultipleAD9954sisinactive.CFR123=
1.Theauto__ticsynchronizationfeatureofmultipleAD9954sisactive.SeetheSynchronizingMultipleAD9954ssectionfordetails.CFR122:多个AD9954软件手动同步CFR122=0(默认)手动同步特征不被激活CFR122=1软件控制的手动同步特征被激活SYNC_CLK上升沿被SYNC_CLK周期提前,并且这位被自动清零为了提前上升沿若干倍,这个位需要被设置一次在在每个提前时CFR122:Software__nualSynchronizationofMultipleAD9954sCFR122=0default.The__nualsynchronizationfeatureisinactive.CFR122=
1.Thesoftware-controlled__nualsynchronizationfeatureisexecuted.TheSYNC_CLKrisingedgeisadvan__dbyoneSYNC_CLKcycleandthisbitisautocleared.Toadvan__therisingedgemultipletimesthisbitneedstobeseton__foreachadvan__.CFR121:线性频率扫描使能CFR121=0(默认)AD9954的线性频率扫描能力不被激活CFR121=1AD9954的线性频率扫描能力被激活参看线性扫描部分详细内容CFR121:LinearFrequencySweepEnableCFR121=0default.ThelinearfrequencysweepcapabilityoftheAD9954isinactive.CFR121=
1.ThelinearfrequencysweepcapabilityoftheAD9954isenabled.SeetheLinearSweepModesectionfordetails.CFR12016:不被使用,待清零CFR120:16:NotUsedLe__eClearCFR115CFR115=0(默认)直线扫描斜率被装载仅在超时上(时钟=1)时;它不被装载由于IO更新输入__CFR115=1直线扫描斜率被装载在超时上(时钟=1)时,或者在IO更新输入__的时CFR115:LinearSweepRampRateLoadControlBitCFR115=0default.Thelinearsweeprampratetimerisloadedonlyupontimeouttimer==1;itisnotloadedduetoanI/Oupdateinputsignal.CFR115=
1.Thelinearsweeprampratetimerisloadedeitherupontimeouttimer==1oratthetimeofanI/OupdateinputsignalCFR114:自动清除频率累加器位CFR114=0(默认)当前频率累加器状态不被IO接受到的更新__影响CFR114=1频率累加器被自动地或者同步地腾出一个周期接受一个IO口更新__CFR114:AutoclearFrequencyAccumulatorBitCFR114=0default.Thecurrentstateofthefrequencyaccumulatorisnotimpactedbyre__iptofanI/Oupdatesignal.CFR114=
1.Thefrequencyaccumulatorisauto__ticallyandsynchronouslyclearedforonecycleuponre__iptofanI/OUPDATEsignalCFR113:自动清零相位累加器位CFR113=0(默认)当前相位累加器状态不被IO接受到的更新__影响CFR113=
1.相位累加器被自动地或者同步地腾出一个周期接受一个IO口更新__CFR113:AutoclearPhaseAccumulatorBitCFR113=0default.Thecurrentstateofthephaseaccumulatorisnotimpactedbyre__iptofanI/Oupdatesignal.CFR113=
1.Thephaseaccumulatorisauto__ticallyandsynchronouslyclearedforonecycleuponre__iptofanI/Oupdatesignal.CFR112:正弦/余弦选择位CFR112=0(默认)角度-振幅逻辑转换使用余弦函数CFR112=1角度-振幅逻辑转换使用正弦函数CFR112:Sine/CosineSelectBitCFR112=0default.Theangle-to-amplitudeconversionlogicemploysacosinefunction.CFR112=
1.Theangle-to-amplitudeconversionlogicemploysasinefunction.CFR111:清除频率累加器FR111=0(默认)频率累加器启正常功能FR111=1频率累加器存储元件被清零并且持续清零直到这位本清零CFR111:ClearFrequencyAccumulatorCFR111=0default.Thefrequencyaccumulatorfunctionsasnor__l.CFR111=
1.Thefrequencyaccumulatormemoryelementsareclearedandheldclearuntilthisbitiscleared.CFR110:清除相位累加器FR110=0(默认)相位累加器启正常功能FR110=1相位累加器存储元件被清零并且持续清零直到这位本清零CFR110:ClearPhaseAccumulatorCFR110=0default.Thephaseaccumulatorfunctionsasnor__l.CFR110=
1.Thephaseaccumulatormemoryelementsareclearedandheldclearuntilthisbitiscleared.CFR19:SDIO仅输入CFR19=0(默认)SDIO引脚是双向的(2-线按序编写程序模式)CFR19=1SDIO被设置(3-线按序编写程序模式)CFR19:SDIOInputOnlyCFR19=0default.TheSDIOpinisbidirectional2-wireserialprogrammingmode.CFR19=
1.TheSDIOisconfigured3-wireserialprogrammingmode.CFR18:L__优先CFR18=0(默认)M__优先初始化被激活CFR18=1L__优先初始化被激活CFR18:L__FirstCFR18=0default.M__firstfor__tisactive.CFR18=
1.L__firstfor__tisactive.CFR17:数字低功耗位CFR17=0(默认)所有数字功能和时钟被激活CFR17=1所有非IO数字功能被暂停,对降低电源有重要意义CFR17:DigitalPower-DownBitCFR17=0default.Alldigitalfunctionsandclocksareactive.CFR17=
1.Allnon-I/Odigitalfunctionalityissuspendedloweringthepowersignificantly.CFR16:比较器低功耗位CFR16=0(默认)比较器操作被激活CFR16=1比较器被禁用并且进入低功耗状态CFR16:ComparatorPower-DownBitCFR16=0default.Thecomparatorisenabledforoperation.CFR16=
1.Thecomparatorisdisabledandisinitslowestpowerdissipationstate.CFR15:DAC低功耗位CFR15=0(默认)DAC操作被允许CFR15=1DAC被禁用并且进入低功耗状态CFR15:DACPower-DownBitCFR15=0default.TheDACisenabledforoperation.CFR15=
1.TheDACisdisabledandisinitslowestpowerdissipationstate.CFR14:时钟输入低功耗位CFR14=0(默认)时钟输入电路操作被激活CFR14=1时钟输入电路被禁止并且器件进入低功耗状态CFR14:ClockInputPower-DownBitCFR14=0default.Theclockinputcircuitryisenabledforoperation.CFR14=
1.Theclockinputcircuitryisdisabledandthedevi__isinitslowestpowerdissipationstate.CFR13:外部低功耗模式CFR13=0(默认)外部地功耗模式选择是快速恢复低功耗模式在这种模式下,当PWRDWNCTL输入脚为高时,数字逻辑(电路)和DAC数字逻辑电源关闭DAC偏置电路,PLL,晶正,和时钟输入电路电源被关闭CFR7决定是否关掉比较器电源CFR7,和CFR5:4被忽略CFR13=1外部低功耗模式被选择是全部进入低功耗模式在这种模式下,当PWRDWNCTL输入脚为高时,所有功能掉电这些包括DAC和PLL,这些需要花费大量的时间加电CFR17:4全部被忽略CFR13:ExternalPower-DownModeCFR13=0default.Theexternalpower-downmodeselectedistherapidrecoverypower-downmode.InthismodewhenthePWRDWNCTLinputpinishighthedigitallogicandtheDACdigitallogicarepowereddown.TheDACbiascircuitryPLLoscillatorandclockinputcircuitryarenotpowereddown.CFR16determineswhetherthecomparatorispowereddown.CFR17andCFR15:4areignored.CFR13=
1.Theexternalpower-downmodeselectedisthefullpower-downmode.InthismodewhenthePWRDWNCTLinputpinishighallfunctionsarepowereddown.ThisincludestheDACandPLLwhichtakeasignificantamountoftimetopowerup.CFR17:4areallignored.CFR12:线性扫描No-Dwell位如果CFR121被清零,这个位无关紧要(忽略)CFR121=0(默认)线性扫频No-Dwell功能未被激活如果No-Dwell功能处于未被激活,当扫描完成,扫描不被启动直到IO更新,或者改变断面,按照先前的描述初始化其他扫频在扫描时输出频率保持在最后的值CFR121=1线性扫描no-dwell功能被激活如果No-Dwell模式被激活,当扫描完成时,相位累加器被清零相位累加器保持清零直到其他扫频初始化经过一个IO更新或者在断面改变CFR12:LinearSweepNo-DwellBitIfCFR121isclearthisbitisadon’tcareignored.CFR12=0default.Thelinearsweepno-dwellfunctionisinactive.Iftheno-dwellmodeisinactivewhenthesweepcompletessweepingdoesnotrestartuntilanI/Oupdateorchangeinprofileinitiatesanothersweepaspreviouslydescribed.Theoutputfrequencyholdsatthefinalvalueinthesweep.CFR12=
1.Thelinearsweepno-dwellfunctionisactive.Iftheno-dwellmodeisactivewhenthesweepcompletesthephaseaccumulatoriscleared.Thephaseaccumulatorre__inscleareduntilanothersweepisinitiatedviaanI/Oupdateinputorchangeinprofile.CFR11:SYNC_CLK禁止位CFR11=0默认SYNC_CLK被激活CFR11=1SYNC_CLK引脚呈现一个静态逻辑0状态为了减小数字电路产生的噪音同步电路保持内部激活,为了保留器件标准时间CFR11:SYNC_CLKDisableBitCFR11=0default.TheSYNC_CLKpinisactive.CFR11=
1.TheSYNC_CLKpinassumesastaticLogic0statetominimizenoisegeneratedbythedigitalcircuitry.Thesynchronizationcircuitryre__insactiveinternallyto__intainnor__ldevi__timing.CFR10:不被使用,待清零CFR10:NotUsedLe__eClear控制功能寄存器NO2CFR2CFR2被使用控制AD9954多种功能,特征,和模式,首先关系到芯片模拟部分ControlFunctionRegisterNo.2CFR2TheCFR2isusedtocontrolthevariousfunctionsfeaturesandmodesoftheAD9954pri__rilyrelatedtothe____ogsectionsofthechip.CFR223:12:不被使用,待清零CFR223:12:NotUsedLe__eClearCFR211:高速同步使能位CFR211=0(默认)高速同步使放大关闭CFR211=
1.高速同步使放大开这位需要被设置,当使用自动同步特性在SYNC_CLK50MHzSYSCLK200MSPS.CFR211:HighSpeedSyncEnableBitCFR211=0default.Thehighspeedsyncenhan__mentisoff.CFR211=
1.Thehighspeedsyncenhan__mentison.ThisbitshouldbesetwhenusingtheautosynchronizationfeatureforSYNC_CLK50MHzSYSCLK200MSPS.CFR210:硬件手动同步使能位CFR210=0(默认)硬件手动同步功能关闭CFR210=1硬件手动同步功能激活当这位被设置,SYNC_IN管脚上升沿引起器件优先SYNC_CLK上升沿通过一个REFCLK周期这位不自身清零CFR210:Hardware__nualSyncEnableBitCFR210=0default.Thehardware__nualsyncfunctionisoff.CFR210=
1.Thehardware__nualsyncfunctionisenabled.WhilethisbitissetarisingedgeontheSYNC_INpincausesthedevi__toadvan__theSYNC_CLKrisingedgebyoneREFCLKcycle.Thisbitdoesnotself-clear.CFR29:晶体输出使能位CFR29=0(默认)晶体输出管脚未被激活CFR29=1晶体输出管脚被激活石英晶体振荡器电路输出驱动晶体输出关脚,这些可以为附加装置用作基准频率CFR29:CRYSTALOUTEnableBitCFR29=0default.TheCRYSTALOUTpinisinactive.CFR29=
1.TheCRYSTALOUTpinisactive.ThecrystaloscillatorcircuitryoutputdrivestheCRYSTALOUTpinwhichcanbeusedasareferen__frequencyforadditionaldevi__s.CFR28:不被使用,待清零CFR28:NotUsedLe__eClearCFR27:3:基准时钟增益控制位这5位控制时钟乘法器(PLL)的输出增益值参看时钟乘法器部分CFR27:3:Referen__ClockMultiplierControlBitsThis5-bitwordcontrolsthemultipliervalueoutoftheclock-multiplierPLLblock.SeetheClockMultipliersectionformoredetails.CFR22:VCO范围控制位CFR22=0(默认),VCO操作在100MHz和250MHzCFR22=1VCO操作在250MHz和400MHz.CFR22:VCORangeControlBitCFR22=0defaultVCOoperatesbetween100MHzand250MHz.CFR22=1VCOoperatesbetween250MHzand400MHz.CFR21:0:泵源电流控制位这一位被用做控制泵源电流整定值默认设置,CFR21:0,设置泵源电流在默认的75μA对应每位增加,25μA电流被加到泵源电流01=100μA,10=125μA,11=150μACFR21:0:ChargePumpCurrentControlBitsThesebitsareusedtocontrolthecurrentsettingonthechargepump.ThedefaultsettingCFR21:0setsthechargepumpcurrenttothedefaultvalueof75μA.Foreachbitadded25μAofcurrentisaddedtothechargepumpcurrent:01=100μA10=125μAand11=150μA.PDF31页右下其他寄存器介绍幅度系数设置AmplitudeScaleFactorASFASF包括2bit的自动倾斜速率值(autorampratespeedvalue)和14bit幅度系数值(AmplitudeScaleFactor)在OSK(不懂这个术语,有知道___我谢谢)中使用在自动OSK模式下,14bit和15bit用来设置每次振幅增减的步进Bit13到bit0是用来设置内部幅度乘法器的最大实现值在手动模式下,15bit和14bit是无效的Bit13到bit0直接设置输出比例因数如果CFR125位禁止了OSK,那么这些操作是无效的幅度倾斜率AmplitudeRampRateARR在OSK自动模式下设置8bit的倾斜系数值,详细参考幅度控制频率设置字0FrequencyTuningWord0FTW0FTW是一个32bit的寄存器,用来控制DDS核中的相位累加器的累加速率通过对芯片工作模式的不同设定,实现不同的功能相位设置字PhaseOffsetWordPOW14的寄存器,存储相位设置值频率设置字1FrequencyTuningWord1FTW1类似频率设置字0不做详细解释了后面的一些寄存器都是线性扫描,RAM操作等用到的,这里不再做翻译,有兴趣的自己查阅PDF或者__我们PDF33页开始描述了详细的编程示范单频模式(SINGLE-TONEMODE)这个例子是要编程实现输出一个122MHZ的载波,芯片外部晶振是20MHZ通过倍频器把内部系统时钟频率倍频到400MHZ,设置频率然后加到载波上下面是编程步骤a1一旦你想要修改脉冲频率产生一个新的脉冲__时向寄存器1写指令,让脉冲累加器自动清零设置寄存器CFR1的bit13CFR1的地址是0;因此,要发送一个0x00的命令字和一个0x00000002的数据字需要注意的是必须要对整个寄存器的4个字节内容进行改写b2修改寄存器CRF2的值,从而把倍频率设置为20倍,并且设置VCO的范围设置位到它的上方值CRF2的bit7到bit3是控制倍频率的设置20倍的倍频,应该设置成101002进制)像前面提到的一样,还要设置VCO的上方值(bit2)所以,命令字0x01,数据字是0x0000a
4.c3计算出频率设置字由于是用400mhz的系统时钟产生122mhz的脉冲频率数据字应该是0x4e147ae
1.发送命令字节0x04和四个数据字节存入是FTW0寄存器d4无论何时需要改变脉冲相位时,都要设置相位设置数(POW),而且要产生一个I/O更新例如如果要设置45°,POW应该为(45/360×214),换算成十进制就是
2048.因此,发送一个命令字0x05和一个数据字0x0800当产生一个I/O更新后,相位累加器会清零,从0°开始产生一个122mhz的脉冲,不过相位__的步进为45°线性扫频模式这个例子是产生一个扫频的波,范围是
61.53mhz—
62.73mhz(这段和本次训练关联不大,暂时没有翻译,以后添加有兴趣的同学自己查阅PDF吧)RAM模式(RAM MODE)这个例子是讲RAM操作的生成一个非线性的高斯滤波器相应FSK数据暂时不翻译,有兴趣的同学可自己查阅PDF)。