还剩10页未读,继续阅读
本资源只提供10页预览,全部文档请下载后查看!喜欢就下载吧,查找使用更方便
文本内容:
第一部分选择题(共15分)
一、单项选择题(本大题共15小题,每小题1分,共15分在每小题列出的四个备选项中只有一个是符合题目要求的,请将其代码填写在题后的括号内错选、多选或未选均无分)1.若十进制数据为
137.625,则其二进制数为()A.
10001001.11B.
10001001.101C.
10001011.101D.
1011111.101【分析】十进制数转化为二进制数时,整数部分和小数部分要用不同的方法来处理整数部分的转化采用除基取余法将整数除以2,所得余数即为2进制数的个位上数码,再将商除以2,余数为八进制十位上的数码……如此反复进行,直到商是0为止;对于小数的转化,采用乘基取整法将小数乘以2,所得积的整数部分即为二进制数十分位上的数码,再将此积的小数部分乘以2,所得积的整数部分为二进制数百分位上的数码,如此反复……直到积是0为止此题经转换后得八进制数为
10001001.101【答案】B2.如果[X]补=11110011,则[-X]补是()A.11110011B.01110011C.00001100D.00001101【分析】不论X是正数还是负数,由[X]补求[-X]补的方法是对[X]补求补,即连同符号位一起按位取反,末位加1本题[-X]补就是00001101【答案】D3.一个n+1位整数移码的数值范围是()A.-2n+1x2n-1B.-2n+1≤x2n-1C.-2n≤x≤2n-1D.-2n+1≤x≤2n-1【分析】字长为n+1位,符号位为1位,则数值位为n位当表示负数时,符号位为0,数值位全0为负数且值最小,为-2n;当表示正数时,符号位为1,数值位全为1时值最大,为2n-1【答案】C4.快速进位加法器的进位生成__g和进位传播__p,其中g和p定义为gi=xiyi,p=xi+yi第i位加法器产生的进位是()A.xi+yiB.C.D.xiyici【分析】在设计多位的加法器时,为了加快运算速度而采用了快速进位电路,即对加法器的每一位都生成两个__进位生成__g和进位传播__p其中g和p定义为gi=xiyi,p=xi+yi第i位加法器产生的进位【答案】B5.原码乘法是()A.先取操作数绝对值相乘,符号位单独处理B.用原码表示操作数,然后直接相乘C.被乘数用原码表示,乘数取绝对值,然后相乘D.乘数用原码表示,被乘数取绝对值,然后相乘【分析】原码一位乘法中,符号位与数值位是分开进行计算的运算结果的数值部分是乘数与被乘数数值位的乘积,符号是乘数与被乘数符号位的异或【答案】A6.动态半导体存储器的特点是()A.在工作中存储器内容会产生变化B.每次读出后,需要根据原存内容重新写入一遍C.每隔一定时间,需要根据原存内容重新写入一遍D.在工作中需要动态地改变访存地址【分析】动态半导体存储器是利用电容存储电荷的特性记录信息,由于电容会放电,必须在电荷流失前对电容充电,即刷新方法是每隔一定时间,根据原存内容重新写入一遍【答案】C7.主存储器和CPU之间增加高速缓冲存储器的目的是()A.解决CPU和主存之间的速度匹配问题B.扩大主存储器的容量C.扩大CPU中通用寄存器的数量D.既扩大主存容量又扩大CPU通用寄存器数量【分析】高速缓冲存储器是为提高存储器带宽而在主存储器速度匹配问题【答案】A8.指令系统中采用不同寻址方式的目的主要是()A.实现存储程序和程序控制B.缩短指令长度,扩大寻址空间,提高编程灵活性C.可以直接访问外存D.提供扩展操作码的可能并降低译码难度【分析】计算机的指令系统中对操作数的寻址采用不同的寻址方式,可以在有限的指令代码长度范围内增加指令的数量,可以扩大对内部存储器的访问空间,既扩大寻址空间,同时又给程序设计人员提供了更多编程的灵活性【答案】B9.单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个数常采用()A.堆栈寻址B.立即寻址C.隐含寻址D.间接寻址【分析】单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个数常采用隐含的寻址方式,这样就可以在指令中省略对另一个操作数的描述,从而可减少机器指令代码的长度【答案】C10.从控制存储器中读取一条微指令并执行相应操作的时间叫()A.CPU周期B.微周期C.时钟周期D.机器周期【分析】各种时间周期单位的含义如下CPU周期是指完成一次CPU操作需要的时间;微周期是指计算机执行一条微指令所需要的时间,也就是从控制存储器中读取一条微指令并执行相应操作的时间;时钟周期是指由计算机内部的时钟发生器所产生的时钟__的周期时间,它是所有时间单位中周期最小的机器周期指令执行中每一步操作所需的时间,一般以CPU中完成一个运算操作所需时间作为机器周期的基本时间【答案】B11.微程序控制器比组合逻辑控制器速度要慢,主要是由于增加了从()读取微指令的时间A.主存储器B.控制存储器C.高速缓存D.指令寄存器【分析】微程序控制方式下,由于微程序存储在控制存储器内,每一条微指令的执行都需要对控制存储器进行访问,执行的速度比用组合逻辑控制器直接产生控制__的方式慢【答案】B12.串行接口是指()A.主机和接口之间、接口和外设之间都采用串行传送B.主机和接口之间串行传送,接口和外设之间并行传送C.主机和接口之间并行传送,接口和外设之间串行传送D.系统总线采用串行总线【分析】主机的工作速度较快,因此主机和接口之间采用并行传送;外设的工作速度较慢,因此接口和外设之间采用串行传送【答案】C13.“总线忙”__由()建立A.获得总线控制权的设备B.发出“总线请求”的设备C.总线控制器D.CPU【分析】在总线控制机制中,准备使用总线的设备向总线控制器发出“总线请求”由总线控制器进行裁决如果经裁决允许该设备使用总线,就由总线控制器向该设备发出一个“总线允许”__该设备接收到此__后,发出一个“总线忙”__用来通知其他设备总线己被占用当该设备使用完总线时,将“总线忙”__撤销,释放总线【答案】A14.在调频制记录方式中,是利用()来写0或1A.电平高低的变化B.电流幅值的变化C.电流相位的变化D.电流频率的变化【分析】在调频制记录方式中,信息的写入是依靠写入电流频率的变化来实现的,写1时的电流变化频率是写0时电流变化频率的2倍【答案】D15.磁盘存储器的等待时间是指()A.磁盘旋转一周所需的时间B.磁盘旋转半周所需的时间C.磁盘旋转2/3周所需的时间D.磁盘旋转1/3周所需的时间【分析】磁盘访问时间包括寻道时间和旋转延迟时间寻道时间是将磁头定位到所要求的磁道上所需的时间;旋转延迟时间是寻道完成后到该道上需要访问的区域到达磁头下的时间这两个时间都与磁头和数据的位置有关,是随机变化的,因此一般用平均值表示,即将磁盘旋转半周的时间定义为磁盘存储器的等待时间,也称为磁盘的寻址时间【答案】B第二部分非选择题(共85分)
二、填空题(本大题共5小题,每小题2分,共10分)1.软件系统包括_____________和______________【答案】系统软件应用软件2.从一条指令的启动到下一条指令的启动的间隔时间称为______________【答案】指令周期3.按照传输数据格式不同划分,总线数据通信方式可分为______________和______________两类【答案】串行总线并行总线4.对I/O数据传送的控制方式,可分为程序直接控制方式、______________、D__方式、______________【答案】程序中断方式通道控制方式5.光盘的结构包括光盘基片、_____________和_____________【答案】存储介质密封层
三、名词解释题(本大题共5小题,每小题2分,共10分)1.运算器【答案】计算机中完成运算功能的部件,由ALU和寄存器构成2.海明距离【答案】在信息编码中,两个合法代码对应位上编码不同的位数3.微程序【答案】存储在控制存储中的完成指令功能的程序,由微指令组成4.消息传输方式【答案】总线的信息传输方式之一,将总线需要传送的数据信息、地址信息、和控制信息等组合成一个固定的数据结构以猝发方式进行传输5.多级中断【答案】CPU在执行中断服务程序的过程中可以响应级别更高的中断请求
四、简答题(本大题共6小题,每小题5分,共30分)1.简述主存与CACHE之间的映象方式【答案】主存与CACHE之间的映象方式有直接映象、全相联印象、组相联印象三种直接映象是指主存储器中的每个块只能够映象到CACHE中唯一一个指定块的地址映象方式全相联映象是指每个主存块都能够映象到任一CACHE块的地址映象方式组相联印象是直接映象和全相联映象两种方式的结合,它将存储空间分成若干组,在组间采用直接映象方式,而在组内采用全相联印象方式2.简述存储器间接寻址方式的含义,说明其寻址过程【答案】含义操作数的地址在主存储器中,其存储器地址在指令中给出寻址过程从指令中取出存储器地址,根据这个地址从存储器中读出操作数的地址,再根据这个操作数的地址访问主存,读出操作数3.微程序控制器主要由哪几部分构成它是如何产生控制__的【答案】微程序控制器主要由控制存储器、微指令寄存器μIR、微地址寄存器μAR、地址转移逻辑等构成操作控制__的产生事先把操作控制__以代码形式构成微指令,然后存放到控制存储器中,取出微指令时,其代码直接或译码产生操作控制__4.简述提高总线速度的措施【答案】从物理层次1增加总线宽度;2增加传输的数据长度;3缩短总线长度;4降低__电平;5采用差分__;6采用多条总线从逻辑层次1简化总线传输协议;2采用总线复用技术;3采用消息传输协议5.简述中断方式的接口控制器功能【答案】中断方式的接口控制器功能
①能向CPU发出中断请求__;
②能发出识别代码提供引导CPU在响应中断请求后转入相应服务程序的地址;
③CPU要能够对中断请求进行允许或禁止的控制;
④能使中断请求参加优先级排队6.CPU与D__访问内存冲突的裁决的方法有哪些?【答案】
①CPU等待D__的操作;
②D__乘存储器空闲时访问存储器;
③CPU与D__交替访问存储器
五、计算题(本大题共1小题,10分)用原码恢复余数法进行7÷3运算要求写出每一步运算过程及运算结果【答案】7的原码0111,3的原码0011,结果符号是00=0原码恢复余数法求7/3的分步运算过程循环步骤余数(R0R1)0初始值00000111左移1位,商0000011101减001111011110加0011,商000001110
(0)左移1位000111002减001111101100加0011,商000011100
(0)左移1位001110003减001100001000商100001000
(1)左移1位000100014减001111100001加0011,商000010001
(0)左移1位00100010R0右移1位00010010所以,商是0010,即2;余数是0001,即1
六、设计题(本大题共2小题,第1小题10分,第2小题15分,共25分)1.单总线CPU结构如图所示,其中有运算部件ALU、寄存器Y和Z,通用寄存器R0?R
3、指令寄存器IR、程序计数器PC、主存地址寄存器__R和主存数据寄存器MDR等部件试拟出转移指令JMP#A的读取和执行流程【分析】拟出任意一条指令读取和执行流程,前三步都完全一样,即读取指令的步骤都一样PC一__R送指令地址PC+1一PC计算下一条指令的地址DBUS一MDR,MDR一IR读入指令考试时,无论如何,也要写上这三步执行流程根据指令的含义来写,JMP#A指令的含义是程序跳转至指令PC中存放的地址值加上指令中给出的偏移量所得的地址,即IR(地址段)+PC一PC,根据指令的含义和单总线结构的特点就可以写出指令执行流程【答案】PC一__RPC+1一PCDBUS一MDR,MDR一IRPC一YIR(地址段)+Y一ZZ一PC2.用64K×16位/片的SRAM存储器芯片设计一个总容量为256K×32位存储器,CPU地址总线为A19?A0低位,双向数据总线D31?D0低位,读写控制__为,芯片的片选控制__为请写出片选__逻辑式,绘出该存储器逻辑框图,注明各__线【分析】用64K×16位/片的RAM存储芯片构成一个256K×32位的存储器,所需的芯片数量为256K×32/64K×16=8片,每两片作为一组共4组,每组内采用位扩展法组成一个64K×32的模块,4个64K×32的模块按字扩展法构成256K×32位的存储器此存储器的容量为256K,需18位地址(218=256K),选用A17-A0作为地址线,A18A19不用,各芯片的容量均为64K,需16位地址,用A15~A0向每个芯片提供地址,Al6A17通过一个2-4译码器对4个模块进行选择,每个输出控制一个模块内的两个芯片,各个模块的片选控制__CS对应的输入分别为
0001、1011,作为所有芯片的读写控制__,D31-D0为32条数据线【答案】需的芯片数量为256K×32/64K×16=8片,用A15~A0向每个芯片提供地址,Al6A17用于片选
一、单项选择题(在每小题的四个备选答案中,选出一个正确的答案,并将其号码填在题干的括号内每小题1分,共15分)
1.若十进制数据为
137.5则其八进制数为()A、__.8B、
211.4C、
211.5D、
1011111.
1012.若x补=
0.1101010,则x=()A、
1.0010101B、
1.0010110C、
0.0010110D、
0.
11010103.若定点整数64位,含1位符号位,补码表示,则所能表示的绝对值最大负数为()A、-2B、-(2-1)C、-2D、-(2-1)
5.若脂用双符号位,则发生正溢的特征是双符号位为()A、00B、01C、10D、
116.浮点加减中的对阶的()A、将较小的一个阶码调整到与较大的一个阶码相同B、将较大的一个阶码调整到与较小的一个阶码相同C、将被加数的阶码调整到与加数的阶码相同D、将加数的阶码调整到与被加数的阶码相同
7.原码乘法是()A、先取操作数绝对值相乘,符号位单独处理B、用原码表示操作数,然后直接相乘C、被乘数用原码表示,乘数取绝对值,然后相乘D、乘数用原码表示,被乘数取绝对值,然后相乘
8.原码加减交替除法又称为不恢复余数法,因此()A、不存在恢复余数的操作B、当某一步运算不够减时,做恢复余数的操作C、仅当最后一步余数为负时,做恢复余数的操作D、当某一步余数为负时,做恢复余数的操作
9.为了缩短指令中某个地址段的位数,有效的方法是采取()A、立即寻址B、变址寻址C、间接寻址D、寄存器寻址
10.堆栈指针SP的内容是()A、栈顶单元内容B、栈顶单元地址C、栈底单元内容D、栈底单元地址
11.高速缓冲存储器Cache一般采取()A、随机存取方式B、顺序存取方式C、半顺序存取方式D、只读不写方式
12.若存储周期250ns,每次读出16位,则该存储器的数据传送率为()A、4×10字节/秒B、4M字节/秒C、8×10字节/秒D、8M字节/秒
13.半导体静态存储器SRAM的存储原理是()A、依靠双稳态电路B、依靠定时刷新C、依靠读后再生D、信息不再变化
14.在不同速度的设备之间传送数据,()A、必须采用同步控制方式B、必须采用异步控制方式C、可以选用同步方式,也可选用异步方式D、必须采用应答方式
15.挂接在总线上的多个部件()A、只能分时向总__送数据,并只能分时从总线接收数据B、只能分时向总__送数据,但可同时从总线接收数据C、可同时向总__送数据,并同时从总线接收数据D、可同时向总__送数据,但只能分时从总线接收数据
二、简答题(每小题5分,共30分)
1.硬连线控制器如何产生微命令?产生微命令的主要条件是哪些?
2.何谓中断方式?它主要应用在什么场合?请举二例
3.在D__方式预处理(初始化)阶段,CPU通过程序送出哪些信息?
4.总线的分类方法主要有哪几种?请分别按这几种法说明总线的分类
5.(不算CPU中的寄存器级)存储系统一般由哪三级组成?请分别简述各层存储器的作用(存放什么内容)及对速度、容量的要求
6.中断接口一般包含哪些基本组成?简要说明它们的作用计算机组成原理__参考答案
一、单项选择题(每小题1分,共15分)
1.B
2.D
3.C
4.D
5.B
6.A
7.A
8.C
9.D
10.B
11.A
12.C
13.A
14.C
15.B
二、简答题(每小题5分,共30分)
1.硬连线控制器依靠组合逻辑电路产生微命令(1分)组合逻辑电路的输入是产生微命令的条件,主要有A、指令代码B、时序__C、程序状态信息与标志位D、外部请求__(4分)
2.A、中断方式指CPU在接到随机产生的中断请求__后,暂停原程序,转去执行相应的中断处理程序,以处理该随机__,处理完毕后返回并继续执行原程序;(3分)B、主要应用于处理复杂随机__、控制中低速I/O;(1分)C、例打印机控制,故障处理(1分)
3.向D__控制器及I/O接口(分离模式或集成模式均可)分别送出如下信息A、测试设备状态,预置D__控制器工作方式;(1分)B、主存缓冲区首址,交换量,传送方向;(2分)C、设备寻址信息,启动读/写(2分)
4.A、按传送格式分为串行总线、并行总线;(2分)B、按时序控制方式分为同步总线(含同步扩展总线),异步总线;(2分)C、按功能分为系统总线,CPU内部总线、各种局部总线(1分)
5.A、主存存放需要CPU运行的程序和数据,速度较快,容量较大;(2分)B、Cache存放当前访问频繁的内容,即主存某些页的内容__速度最快,容量较小;(1发)C、外存存放需联机保存但暂不执行的程序和数据容量很大而速度较慢(2分)
6.A、地址译码选取接口中有关寄存器,也就是选择了I/O设备;(1分)B、命令字/状态字寄存器供CPU输出控制命令,调回接口与设备的状态信息;(1分)C、数据缓存提供数据缓冲,实现速度匹配;(
1.5分)D、控制逻辑如中断控制逻辑、与设备特性相关的控制逻辑等(
1.5分)
三、名词解释题(每小题2分,共20分)
1.基数各数位允许选用的数码个数或各数位允许选用的最大数码值加1(不乘位权)或产生进位的该位数码值(不乘位权)
2.DRAM动态随机存取存储器,即需要采取动态刷新的RAM
3.堆栈按先进后出(也就是后进先出)顺序存取的存储的存储__(区)
4.立即寻址方式操作数直接在指令中给出(或紧跟指令给出),在读出指令时可立即获得操作数
5.总线一组可由多个部件分时共享的信息传输线
6.逻辑地址程序员编程时使用的,与内存物理地址无固定对应关系的地址
7.微程序控制器将执行指令所需要的微命令以代码形式编成微指令序列(微程序),存入一个控制存储器,需要时从该存储器中读取按这种方式工作的控制器称为微程序控制器
8.同步通信方式在采用这种方式的总线传输中,各设备从一个公共的(统一的)时序__中获得定时信息(或由统一的时序__进行同步定时)或指出其明显特征是由一定频率的时钟__定义了等间隔的时钟周期
9.D__方式直接依靠硬件实现主存与外设之间的数据直接传输,传输过程本身不需CPU程序干预
10.随机存取方式可按随机地址直接访问任一存储单元,存取时间与单元位置无关全国2004年4月高等教育自学考试计算机组成原理试题课程代码02318
一、单项选择题(本大题共15小题,每小题1分,共15分)在每小题列出的四个备选项中只有一个是符合题目要求的,请将其代码填写在题后的括号内错选、多选或未选均无分
1.若二进制数为
1111.101,则相应的十进制数为A.
15.625B.
15.5C.
14.625D.
14.
52.在下列设备中,属于图形输入设备的是A.键盘B.条形码阅读机C.数字化仪D.显示器
3.磁表面存储器记录信息是利用磁性材料的A.磁滞回归线特性B.磁场渗透特性C.磁场分布特性D.磁场吸引力特性
4.系统级的总线是用来连接A.CPU内部的运算器和寄存器B.主机系统板上的所有部件C.主机系统板上的各个芯片D.系统中的各个功能模块或设备
5.在微程序控制中,把操作控制__编成A.微指令B.微地址C.操作码D.程序
6.从一条指令的启动到下一条指令的启动的间隔时间称为A.时钟周期B.机器周期C.工作周期D.指令周期
7.假设寄存器R中的数为200,主存地址为200和300的存储单元中存放的内容分别是300和400,若访问到的操作数为200,则所采用的寻址方式为A.立即寻址#200B.寄存器间接寻址RC.存储器间接寻址200D.直接寻址
2008.表示主存容量的常用单位为A.数据块数B.字节数C.扇区数D.记录项数
9.已知一个8位寄存器的数值为1_____11,将该寄存器逻辑左移一位后,结果为A.01_____1B._____111C.01100111D._____
11010.多位二进制加法器中每一位的进位传播__P为A.Xi+YiB.XiYiC.Xi+Yi+CiD.XiYiCi
11.存储器的随机访问方式是指A.可随意访问存储器B.按随机文件访问存储器C.可对存储器进行读出与写入D.可按地址访问存储器任一编址单元,其访问时间相同且与地址无关
12.定点小数反码[x]反=x0·x1…xn表示的数值范围是A.-1+2-nx≤1-2-nB.-1+2-n≤x1-2-nC.-1+2-n≤x≤1-2-nD.-1+2-nx1-2-n
13.设有二进制数x=-1101101,若采用8位二进制数表示,则[x]补=A.11101101B._____011C.00010011D._____
01014.反映计算机基本功能的是A.操作系统B.系统软件C.指令系统D.数据库系统
15.总线从设备是A.掌握总线控制权的设备B.申请作为从设备的设备C.被主设备访问的设备D.总线裁决部件
二、名词解释题(本大题共5小题,每小题2分,共10分)
16.总线的同步通信方式
17.统一编址
18.ALU
19.溢出
20.垂直型微指令
三、改错题(本大题共5小题,每小题2分,共10分)针对各小题的题意,改正其结论中的错误,或补充其不足
21.在一条微指令中,顺序控制部分的作用是发出指挥全机工作的控制__
22.转移指令执行结束后,目标地址可放在任意寄存器中
23.总线周期是指任意总线设备为获取总线控制权而等待的时间与占用总线的时间之和
24.硬盘的存储容量常用GB表示,1GB=1000MB
25.通道就是一组输入输出传送线
四、简答题(本大题共6小题,每小题5分,共30分)
26.何谓虚拟存储器其主要好处是什么
27.堆栈有哪两种基本操作它们的含义是什么
28.与硬连线控制器相比,微程序控制器有哪些优缺点
29.串行总线和并行总线有何区别各适用于什么场合
30.主机与__设备之间信息传送的控制方式有哪几种采用哪种方式CPU效率最低
31.试比较中断方式与D__方式的主要异同,并指出它们各自应用在什么性质的场合
五、计算题本大题共1小题,10分
32.用原码的乘法方法进行0110×0101的四位乘法要求写出每一步运算过程及运算结果
六、设计题(本大题共2小题,第33小题15分,第34小题10分,共25分)
33.用2K×16位/片的SRAM存储器芯片设计一个8K×32位的存储器,已知地址总线为A15~A0低,数据总线D31~D0低,为读写控制__请画出该存储器芯片级逻辑图,注明各种__线,列出片选__逻辑式
34.单总线CPU结构图如下,其中有运算部件ALU、寄存器Y和Z、通用寄存器R0~R
3、指令寄存器IR、程序计数器PC、主存地址寄存器__R和主存数据寄存器MDR等部件,试拟出加法指令ADDR1,BR2的读取和执行流程其中R1表示目的寻址为寄存器寻址;BR2表示源寻址为变址寻址,B是偏移量,R2是变址寄存器。