还剩9页未读,继续阅读
本资源只提供10页预览,全部文档请下载后查看!喜欢就下载吧,查找使用更方便
文本内容:
CD4094位移位存储总线寄存器:CD4094是带输出锁存和三态控制的串入/并出高速转换器,具有使用简单、功耗低、驱动能力强和控制灵活等优点 CD4094的引脚http://___.838dz.com定义如图1其中1脚为锁存端,2脚为串行数据输入端,3脚为串行时钟端1脚为高电平时,8位并行输出口Q1~Q8在时钟的上升沿随串行输入而变化;1脚为低电平时,输出锁定利用锁存端可方便地进行片选和级联输出控制15脚为并行输出状态控制端,15脚为低电平时,并行输出端处在高阻状态,在用CD4094作显示输出时,可使显示数码闪烁9脚QS、10脚Q′S是串行数据输出端,用于级联QS端在第9个串行时钟的上升沿开始输出,Q′S端在第9个串行时钟的下降沿开始输出838电子http://___.838dz.com/当CD4094电源为5V时,输出电流大于3.2__,灌电流为1__串行时钟频率可达2.5MHZ838电子http://___.838dz.com/HYPERLINKhttp://www.838dz.com/d/file/ad/PCB/2009-07-19/401801332d27a6a1a6bc570fba
658933.jpgINCLUDEPICTUREhttp://www.838dz.com/d/file/ad/PCB/2009-07-19/401801332d27a6a1a6bc570fba
658933.jpg\*MERGEFORMATCD4094引脚http://___.838dz.com图CD4094真值表ClockOutputEnableStrobeDataParallelOutputs并行输出SerialOutputs串行输出Q1QNQSNote1QS↑0XX三态三态Q7不变↓0XX三态三态不变Q7↑10X不变不变Q7不变↑1100QN-1Q7不变↑1111QN-1Q7不变↓111不变不变不变Q7HYPERLINKhttp://www.838dz.com/d/file/ad/PCB/2009-07-19/f74106b6f1a9b81fde95cf707aff6cda.jpgINCLUDEPICTUREhttp://www.838dz.com/d/file/ad/PCB/2009-07-19/f74106b6f1a9b81fde95cf707aff6cda.jpg\*MERGEFORMATCD4094内部电路方框图Absolute__ximumRatings绝对最大额定值SupplyVoltage电源电压VDD-
0.5to+18VDCInputVoltage输入电压VIN838电子http://___.838dz.com/-
0.5toVDD+
0.5VDCStorageTemperatureRange储存温度范围TS-65℃to+150℃PowerDissipation功耗PDDual-In-Line普通双列封装新艺图库http://___.cn___.com/700mW__allOutline小外形封装500mWLeadTemperature焊接温度TLSoldering10seconds(焊接10秒)260℃RecommendedOperatingConditions建议操作条件DCSupplyVoltage直流供电电压VDD+
3.0to+15VDCInputVoltage输入电压VIN838电子http://___.838dz.com/0toVDDVDCOperatingTemperatureRange工作温度范围TA-40℃to+85℃DCElectricalCharacteristics直流电气特性Symbol符号Parameter参数Conditions条件-40°C+25°C+85°CUnits单位最小最大最小典型最大最小最大IDDQuies__ntDevi__Current静态电流VDD=
5.0V2020150μAVDD=10V4040300VDD=15V8080600VOLLOWLevelOutputVoltage输出低电平电压VDD=
5.0V|IO|≤
1.μA
0.
0500.
050.05VVDD=10V
0.
0500.
050.05VDD=15V
0.
0500.
050.05VOHHIGHLevelOutputVoltage输出高电平电压VDD=
5.0V|IO|≤1μA
4.
954.
955.
04.95VVDD=10V
9.
959.
9510.
09.95VDD=15V
14.
9514.
9515.
014.95VILLOWLevelInputVoltage输入低电平电压VDD=
5.0VVO=
0.5Vor
4.5V
1.
51.
51.5VVDD=10VVO=
1.0Vor
9.0V
3.
03.
03.0VDD=15VVO=
1.5Vor
13.5V838电子http://___.838dz.com/
4.
04.
04.0VIHHIGHLevelInputVoltage输入高电平电压VDD=
5.0VVO=
0.5Vor
4.5V
3.
53.
53.5VVDD=10VVO=
1.0Vor
9.0V
7.
07.
07.0VDD=15VVO=
1.5Vor
13.5V
11.
011.
011.0IOLLOWLevelOutputCurrent输出低电平电流Note4VDD=
5.0VVO=
0.4V
0.
520.
440.
880.36__VDD=10VVO=
0.5V
1.
31.
12.
250.9VDD=15VVO=
1.5V
3.
63.
08.
82.4IOHHIGHLevelOutputCurrent输出高电平电流Note4VDD=
5.0VVO=
4.6V-
0.52-
0.
440.88-
0.36__VDD=10VVO=
9.5V-
1.3-
1.
12.25-
0.9VDD=15VVO=
13.5V-
3.6-
3.
08.8-
2.4IINInputCurrent输入电流VDD=15VVIN=0V-
0.3-
0.3-
1.0μAVDD=15VVIN=15V
0.
30.
31.0IOZ3-STATEOutputLeakageCurrent3态输出漏电流VDD=15VVIN=0Vor15V1110μAACElectricalCharacteristics交流电气特性Symbol符号Parameter参数838电子http://___.838dz.com/Conditions条件最小典型最大Units单位tPHLtPLHPropagationDelayClocktoQSVDD=
5.0V300600nsVDD=10V125250VDD=15V95190tPHLtPLHPropagationDelayClocktoQ¢SVDD=
5.0V230460nsVDD=10V110220VDD=15V75150nstPHLtPLHPropagationDelayClocktoParallelOutVDD=
5.0V420840nsVDD=10V195390VDD=15V135270tPHLtPLHPropagationDelayStrobetoParallelOutVDD=
5.0V290580nsVDD=10V145290VDD=15V100200tPHZPropagationDelayHIGHLeveltoHIGHImpedan__VDD=
5.0V140280nsVDD=10V75150VDD=15V55110tPLZPropagationDelayLOWLeveltoHIGHImpedan__VDD=
5.0V140280nsVDD=10V75150VDD=15V55110tPZHPropagationDelayHIGHImpedan__toHIGHLevelVDD=
5.0V140280nsVDD=10V75150VDD=15V55110tPZLPropagationDelayHIGHImpedan__toLOWLevelVDD=
5.0V140280nsVDD=10V75150VDD=15V55110tTHLtTLHTransitionTime过渡时间VDD=
5.0V100200nsVDD=10V50100VDD=15V4080tSUSet-UpTimeDatatoClock建立时间数据时钟VDD=
5.0V8040nsVDD=10V4020VDD=15V2010trtf__ximumClockRiseandFallTime最大时钟上升和下降时间VDD=
5.0V1msVDD=10V1VDD=15V1tPCMinimumClockPulseWidth最小时钟脉冲宽度VDD=
5.0V200100nsVDD=10V10050VDD=15V8340tPSMinimumStrobePulseWidthVDD=
5.0V200100ns VDD=10V8040VDD=15V7035f__x__ximumClockFrequency最大时钟频率VDD=
5.0V
1.
53.0MHzVDD=10V
3.
06.0VDD=15V
4.
08.0CINInputCapacitan__输入电容AnyInput
5.
07.5pFHYPERLINKhttp://www.838dz.com/d/file/ad/PCB/2009-07-19/8f31ced4cf9bd8eb48efb608495fabb
4.jpgINCLUDEPICTUREhttp://www.838dz.com/d/file/ad/PCB/2009-07-19/8f31ced4cf9bd8eb48efb608495fabb
4.jpg\*MERGEFORMAT测试电路和3态时序图HYPERLINKhttp://www.838dz.com/d/file/ad/PCB/2009-07-19/268f7bfff4160b30d0f2b7e872dda0ad.jpgINCLUDEPICTUREhttp://www.838dz.com/d/file/ad/PCB/2009-07-19/268f7bfff4160b30d0f2b7e872dda0ad.jpg\*MERGEFORMAT时序图
3.串入/并入-串出移位寄存器CD
4014、CD4021CD4014是8位移位寄存器图4是其逻辑图和引脚功能图CD4014有一公共的时钟输入端CP、一个并入/串入控制端P/S、一个串行数据输入端DS和8个并行数据输入端P1~P
8、另外还有3个输出端Q
6、Q
7、Q8 表3CPDSCrQ0Q1Q2Q31 0000保持000Q0nQ1nQ2n101Q0nQ1nQ2n表4CPP/SDSP1PnQ1Qn10000110101010111111000Qn-1011Qn-1Q1Qn表5CPP/SDSP1PnQ1Qn10000101011101011111000Qn-1011Qn-10Q1Qn 表4是CD4014的真值表并行或串行输入数据,是在P/S端控制下,随时钟的上升沿同步地输入寄存器当P/S为“0”时,串行输入数据随时钟的上升沿同步地送入寄存器中;当P/S为“1”时,加在并行输入P1~P3的数据与时钟的上升沿同步地送入寄存器CD4014可以很方便地扩展位数,因此使用N个CD4014,就可将寄存器位数扩展为8×N位54/7402四2输入或非门(OC)简要说明02为四组2输入端或非门(正逻辑),共有54/
7402、54/74S
02、54/74LS02三种线路结构型式,其主要电特性的典型值如下型号tPLHtphlPD54/740212ns8ns85mW54/74S
023.6ns
3.5ns108mW54/74LS0210ns10ns11mW引出端符号1A-4A输入端1B-4B输入端1Y-4Y输出端。