还剩27页未读,继续阅读
本资源只提供10页预览,全部文档请下载后查看!喜欢就下载吧,查找使用更方便
文本内容:
第一章
1.主机中能对指令进行译码的部件(C)A.ALUB.运算器C.控制器D.存储器
2.CPU组成中不包含(A)A.存储器B.寄存器C.控制器D.运算器
3.下列关于微处理器的描述中,哪个是正确的?(D)A.微处理器就是一台微机B.微处理器是微机系统C.微处理器就是主机D.微处理器可以用作微机的CPU微处理器(microprocessor)中央处理器CPUCentralProcessingUnit
4.计算机各组成部件相互连接方式,从早期的以(B)中心,发展到现在的以(C)为中心(1996西安交大研究生考题)A.控制器B.运算器C.存储器D.CPU
5.指令寄存器存的是(C)A.下一条要执行的指令B.已执行完的指令C.正在执行的指令D.要转移的指令指令寄存器IR指令译码ID程序计数器PC指令指针IP标志寄存器FLAGR程序状态寄存器PSW
6.按照冯诺依曼结构组成计算机,主机的构成是(C)A.运算器和控制器B.运算器和内存储器C.CPU和内存储器D.控制器和外设
7.计算机性能的统计方法常用算术平均、(峰值)和(基准测试)三种计算方法
8.数字计算机的主要特点是存储容量大、(运算速度快)和(运算精度高)
9.下列选项中,描述浮点数操作速度指标的(D)A.MIPSB.CPIC.IPCD.MFLOPS
10.基准程序A在某计算机上的运行时间100秒,其中90秒为CPU时间,其余时间忽略不计,若CPU速度提高50%,I/O速度不变,则运行基准程序A所耗时间为(D)A.55B.60C.65D.70设CPU原来的速度为u,则提高50%后的速度为
1.5u设提高速度后CPU运行时间为T,工作量=速度×时间则90×u=T×
1.5uT=90÷
1.5=60秒运行基准程序A所耗时间为60+10=70第二章
1.-7的8位二进制反码表示为(C)A.00000111B.10000111C.11111000D.11111001-7=-111B=-0000111B负数的反码是符号位用1其他位按位取反关键是要将数按照机器字长补位先按照真值补,这样不会出错!整数在高位补0,小数在末尾补零
2.计算机中常采用下列几种编码表示数据,其中,±0编码相同的是(C)Ⅰ.原码Ⅱ.反码Ⅲ.补码Ⅳ.移码A.Ⅰ和ⅢB.Ⅱ和ⅢC.Ⅲ和ⅣD.Ⅰ和Ⅳ原码和反码有±0(0的表示不唯一)ⅠⅡ是错的,ABD排除C是唯一正确的
3.已知小写英文字母“a”的ASCII码值为61H,现字母“g”被存放在某个存储单元中,若采用偶校验(假设最高位作为校验位),则该存储单元中存放的十六进制数是(D)A.66HB.E6HC.67HD.E7Ha的ASCII码是61H则g的ASCII码是67H67H=1100111采用偶校验,校验位1g的偶校验码11100111=E7H
4.按IEEE754标准规定的32位浮点数(单精度浮点数)41A4C000H对应的十进制数是(D)A.
4.59375B.-
20.59375C.-
4.59375D.
20.59375
①单精度float1+8+23=32位
②双精度double:1+11+52=64位数符=0,是正数BC排除由于阶数是4,且尾数在小数前隐含1,该数大于16,直接选D,不需要再计算41A4C000H=0100000110101100000000000000阶码(移码)=10000011,所以阶数=10000011-01111111
(127)=00000100
(4)尾数=
1.0101100000000000000阶码用移码,尾数用原码表示,且在小数点前面隐含
15.在CRC码中,接收端检查出某位出错后,一般采用的纠正方法是(C)A.请求程序发送B.删除数据C.判断余数值由接收端自行纠正D.以上均可CRC循环冗余校验,不仅能发现错误而且可以纠正错误
6.表示浮点数时,若要求机器零在计算机中的表示全“0”,则阶码应采用的编码是(D)A.原码B.反码C.补码D.移码浮点数的机器0实际上是“下溢”,即阶数是负无穷大只有移码的负数符号位为0!阶码表示为全“0”,必须用移码表示
7.若浮点数结果尾数不是规格化数,将进行结果规格化结果规格化有左规和右规之分,下列操作中,属于结果规格化的操作是(B)Ⅰ.尾数左移1位,阶码加1Ⅱ.尾数左移1位,阶码减1Ⅲ.尾数右移1位,阶码加1Ⅳ.尾数右移1位,阶码减1A.Ⅰ、ⅢB.Ⅱ、ⅢC.Ⅰ、ⅣD.Ⅱ、Ⅳ浮点数规格化方法分左规尾数左移,阶数减;右规尾数右移,阶数加原理尾数小数点是固定的,左规相当于小数点右移,阶数要做减法右规相当于小数点左移,阶数要做加法
8.若二进制定点小数真值是﹣
0.1101,机器中表示为
1.0010,则该数采用的编码方法是(C)A.原码B.补码C.反码D.移码
9.字长相同的两种浮点数,第一种阶码位数多,尾数位数少,第二种阶码位数少,尾数位数多,阶的底数都是2,则有(B)A.它们表示的数的范围与精度相同B.第一种数的范围大,但精度低C.第二种数的范围大,但精度高D.第一种数的范围大,但精度高
10.计算机要对声音信号进行处理时,必须将它们转换成数字声音信号最基本的声音信号数字化方法是取样-量化法若量化后的每个声音样本用2个字节表示,则量化分辨率是(C)A.1/2B.1/1024C.1/65536D.1/131072A.789B.789HC.19290111100010018421码是用4位二进制表示1位十进制数(按照自然全展开)1个十进制数在存储器中存放的位置有小端存放和大端存放如果一个字节存1个十进制位称不压缩存放,高半字节存0如果一个字节存2个十进制位称压缩存放
12.汉字“啊”的十进制区位码为“16-01”,它的十六进制机内码是(C)A.1601HB.9081HC.B0A1HD.B081H国标码(交换码)=区位码+2020H)机内码=国标码(交换码)+8080H=区位码+A0A0H)16-01是十进制,转换成16进制1001H对应的机内码=1001H+A0A0H=B0A1H
13.在CPU的状态寄存器中,若符号标志为“1”,表示运算结果是(B)A.正B.负C.零D.不一定
14.5位二进制定点小数,用补码表示时,最小的负数是(D)A.
0.1111B.
1.0001C.
1.1111D.
1.0000补码表示的负数0越多,数越小!
1.0000=-1,选D
15.生产多项式为X+X+1,则数据信息10101的CRC编码是(C)A.10010111B.10000111C.10101101D.11101001如果不知道怎样根据生产多项式确定CRC校验位,就只能蒙校验码是将数据的信息+校验位合在一起的(除了加密编码外)在ABCD选项中只有C的包含数据信息10101就选C【例2-15】已知X=01100101,分别求X的奇偶校验位和奇偶校验码(奇偶校验位放在X的最前面)解奇校验位C=X0⊕X1⊕┉⊕Xn-1⊕1=0⊕1⊕1⊕0⊕0⊕1⊕0⊕1⊕1=1偶校验位C=X0⊕X1⊕┉⊕Xn-1=0⊕1⊕1⊕0⊕0⊕1⊕0⊕1=0奇校验码101100101偶校验码001100101例
1.IEEE754标准规定的32位浮点数格式中,符号位为1位,阶码为8位,尾数为23位则它所能表示的最大规格化正数为(A)A.+(2-2)×2B.+(1-2)×2C.+(2-2)×2D.+2-2例
2.IEEE754标准规定的64位浮点数格式中,符号位为1位,阶码为11位,尾数为52位则它所能表示的最小规格化负数为(B)A.﹣(2-2)×2B.﹣(2-2)×2C.﹣1×2D.﹣(1-2)×2第三章例
1.如果X为负数,则已知[X]补求[-X]补(D)A.[X]补各值保持不变B.[X]补符号位变反,其他各位不变C.[X]补除符号位外,各位变反,末位加1D.[X]补连同符号位一起各位变反,末位加1例
2.原码乘法时,符号位单独处理,乘积的符号是(C)A.两个操作数符号相“与”B.两个操作数符号相“或”C.两个操作数符号相“异或”D.两个操作数中绝对值较大数的符号乘法的符号位是同号得正“0”,异号得负“1”正好符合“异或”逻辑操作例
3.判断加减法溢出时,可采用判断的方式,如果符号位进位为C0,最高数值位的进位是C1,产生溢出的条件是(D)Ⅰ.C0产生进位Ⅱ.C1产生进位Ⅲ.C
0、C1都产生进位Ⅳ.C
0、C1都不产生进位Ⅴ.C0产生进位,C1不产生进位Ⅵ.C0不产生进位,C1产生进位A.Ⅰ和ⅡB.ⅢC.ⅣD.Ⅴ和Ⅵ三种检测方法,单符号位、双符号位、进位位用进位位检测,不同时产生进位则溢出例
4.在补码表示的机器数中,若寄存器A中原存的数为9EH,现存的数为CFH,则表明执行的一条指令是(C)A.算术左移B.逻辑左移C.算术右移D.逻辑右移9EH=10011110CFH=11001111例
5.若想对某个寄存器中的某几位清零,可以使用的一条指令是(A)A.ANDB.ORC.NOTD.XOR逻辑操作是按位操作任何数与0进行AND操作结果都为0任何数与1进行OR操作结果都为1NOT是按位取反例
6.在补码加法运算时,产生溢出的情况是(C)Ⅰ.两个操作数符号位相同,运算时采用单符号位,结果的符号位与操作数相同Ⅱ.两个操作数符号位相同,运算时采用单符号位,结果的符号位与操作数不同Ⅲ.运算时采用单符号位,结果的符号位和最高数位不同时产生进位Ⅳ.运算时采用单符号位,结果的符号位和最高数位同时产生进位Ⅴ.运算时采用双符号位,运算结果的两符号位相同Ⅵ.运算时采用双符号位,运算结果的两符号位不同A.Ⅰ、Ⅲ、ⅤB.Ⅱ、Ⅳ、ⅥC.Ⅱ、Ⅲ、ⅥD.Ⅰ、Ⅲ、Ⅵ例
7.计算机在进行浮点数的相加(减)运算之前先进行对阶操作,若x的阶码大于y的阶码,则应将(D)A.x的阶码缩小至与y的阶码相同,且使x的尾数部分进行算术左移B.x的阶码缩小至与y的阶码相同,且使x的尾数部分进行算术右移C.y的阶码扩大至与x的阶码相同,且使y的尾数部分进行算术左移D.y的阶码扩大至与x的阶码相同,且使y的尾数部分进行算术右移小阶对大阶,尾数右移,造成的误差最小例
8.在浮点加减中对阶是(A)A.将较小的一个阶码调整到与较大的一个阶码相同B.将较大的一个阶码调整到与较小的一个阶码相同C.将被加数的阶码调整到与加数阶码相同D.将加数的阶码调整到与被加数阶码相同浮点数加减运算过程对阶是保证阶码相同,尾数直接相加减对阶是小阶对大阶,将小阶的尾数右移,造成的误差最小
14.生产多项式为X+X+1,则数据信息10101的CRC编码是(C)A.10010111B.10000111C.10101101D.11101001如果不知道怎样根据生产多项式确定CRC校验位,就只能蒙校验码是将数据的信息+校验位合在一起的(除了加密编码外)在ABCD选项中只有C的包含数据信息10101就选C第四章例
1.下面有关DRAM和SRAM存储器芯片的叙述Ⅰ.DRAM芯片的集成度比SRAM高Ⅱ.DRAM芯片的成本比SRAM高Ⅲ.DRAM芯片的速度比SRAM快Ⅳ.DRAM芯片工作时需要刷新,SRAM芯片工作时不需要刷新通常情况下,错误的(B)A.Ⅰ和ⅡB.Ⅱ和ⅢC.Ⅱ和ⅣD.Ⅰ和ⅣAD排除后Ⅱ是冗余项例
2.下面关于作为PC机内存使用的ROM和RAM的叙述中,错误的是(D)A.ROM和RAM都是半导体存储器B.PC机关机后,存储在PC机CMOSRAM中的内容一般不会丢失CMOSRAM是有电池供电的C.RAM芯片掉电后,存放在芯片中的内容会丢失D.FlashROM芯片中的内容经一次写入后再也无法更改FlashROM是电可擦除的可以在通电的情况下更改例
3.内存按字节编址,地址从90000H到CFFFFH,若用16K×8bit芯片构成该内存,至少需要的芯片数是(D)A.2B.4C.8D.16芯片数=总容量÷单片容量算总容量有技巧低4位=0000H~FFFFH表示16位地址,64K空间高位=9H~CH表示4个64K段总容量=4×64K芯片数=总容量÷单片容量=4×64K÷16K=16例
4.下列关于闪存(Flashmemory)述说错误的是(A)A.信息可读可写,并且读写速度一样快B.存储元由MOS管组成的,是一种半导体存储器C.掉电后信息不丢失,是一种非易失性存储器D.采用随机访问方式,可替代计算机外部存储器闪存(Flashmemory)是属于EEPROM存储器例
5.下列各类存储器中,不采用随机存取方式的是(B)A.EPROMB.CDROMC.DRAMD.SRAMCDROM是采用顺序读取的因为“光轨”是螺旋圆例
6.设机器字长32位,一个容量为16MB的存储器,CPU按半字寻址,其可寻址的单元数是(B)A.224B.223C.222D.221存储容量=存储单元数×字长字长=32bit,半字16bit16MB=8M×16bit8M=223例
7.假设某计算机的存储系统由Cache和主存组成,某程序执行过程中访存1000次,其中访问Cache缺失(未命中)50次,则Cache的命中率是 (D)A.5% B.
9.5% C.50% D.95% 命中率=(1000-50)÷1000×100%=95%例
5.某计算机的Cache共有16块,采用2路组相联映射方式(即每组2块)每个主存块大小为32字节,按字节编址主存129号单元所在主存块应装入到的Cache组号是D A.0 B.2 C.4 D.6 块的大小32B,所以主存地址129所以对应的块号=INT129÷32=4Cache共有16块,每组2块,分成8组所以i=4mod8=4映射关系:i=jmod2q(主存第j块映射cache的第i组)例
7.若内存地址区间为4000H~43FFH每个存储器单元可以存储16位二进制数,该内存区域用4片存储器芯片构成,则构成该内存所用的存储器芯片的容量是(C)A.512×16bitB.256×8bitC.256×16bitD.1024×16bit地址空间4000H~43FFH占单元数1K
(1024)1K单元有4个芯片单元数256每个单元16bit例
9.若内存按字节编址,用存储器容量为32K×8比特的存储器芯片构成地址编号A0000H至DFFFFH的内存空间,则至少需要的片数(C)A.4B.6C.8D.10A0000H-AFFFFH是64KA0000H-DFFFFH是4个64K
15.某计算机主存容量为64KB,其中ROM区为4KB,其余为RAM区,按字节编址现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器,则需要上述规格的ROM芯片数和RAM芯片数分别是 DA.
1、15 B.
2、15 C.
1、30 D.
2、30 ROM芯片数=4KB÷2K×8=(4K×8)÷2K×8=2RAM芯片数=(64KB-4KB)÷4K×4=60K×8÷4K×4=30芯片数=总容量÷单个芯片容量
15.某计算机存储器按字节编址,主存地址空间大小为64MB,现用4M×8位的RAM芯片组成32MB的主存储器,则存储器地址寄存器MAR的位数至少是(D)A.22位B.23位C.25位D.26位主存地址空间64MB,说明有26根地址线(226=64M)内存芯片地址空间4MB,说明有22根地址线(222=4M)实际地址空间32MB,说明有25根地址线(225=32M)
16.某32位计算机的Cache容量为16KB,Cache块的大小为16B,若主存与Cache地址映像采用直接映像方式,则主存地址为0x1234E8F8的单元装入Cache的地址是()Cache容量16KB,地址线14根块的大小为16B,块内地址占4位8F8H唯一满足要求主存地址1234E8F8H直接映射只要将主存地址后14位地址与Cache14位地址相同就行了只需要E8F8中的14位
21.有效容量为128KB的Cache,每块16字节,8路组相联,字节地址为1234567H的单元调入该Cache中,其中Tag应是(C)**A.1234HB.2468HC.048DHD.12345H块的大小为16B所以需要,4位地址Cache大小128KB,17位地址,8路组相联(每组8块)占3位地址所以128K可以分成1K组组号占10位1234567H=0001001000110100010101100111Tag=00010010001101=048DH
16.某计算机的存储系统由Cache-主存系统构成,Cache的存取周期为10ns,主存的存取周期为50ns,在CPU执行一段程序时,Cache完成存取的次数4800次,主存完成的存取次数200,该Cache-主存系统的效率是(B)A.
0.856B.
0.862C.
0.958D.
0.960无cache5000访存时间=5000×50=250000ns有cache5000访存时间=4800×10+200×50=250000ns=58000ns在有cache全部命中所花时间=5000×10=50000ns系统效率=理论时间÷实际时间=50000÷58000=
0.
86215.假定用若干个2K×4位芯片组成一个8K×8位存储器,则地址0B1FH所在芯片的最小地址是(D)**A0000H B0600H C0700H D0800H8K存储器需要13根地址线2K存储芯片11根地址线总共需要4组(每组2片)0B1FH=0000101100011111第五章例
1.在指令寻址的各种寻址方式中,获取操作数最快方式是(B)A.直接寻址B.立即寻址C.寄存器寻址D.间接寻址取操作数包括两部分
①获取操作数地址
②根据操作数地址取操作数所谓获取操作数最快计算操作数地址时间最短,取操作数时间最短例
2.数据寻址和指令寻址的不同点在于(A)A.前者决定操作数地址,后者决定程序转移地址B.前者决定程序转移地址,后者决定操作数地址C.前者是短指令,后者是长指令D.前者是长指令,后者是短指令例
3.8086的堆栈采取向下生成的方式,在压入时操作是(A)A.SP先减,再压入数据B.先压入数据,SP再减C.SP先加,再压入数据D.先压入数据,SP再加栈顶单元保持的是个有效数例
4.若某条指令的操作数地址就包含在指令中,则这条指令的寻址方式是(A)A.直接寻址B.立即数寻址C.寄存器寻址D.间接寻址例
5.以下叙述中,不符合RISC指令系统特点的是(B)A.指令长度固定,指令种类少B.寻址方式种类丰富,指令功能尽量增强C.设置大量通用寄存器,访问存储器指令简单D.选取使用频率较高的一些简单指令例
6.在一个按字节编址的计算机系统中,若数据在存储器中以小端方案存放假设int型变量i的地址为08000000H,i的机器数为01234567H,地址08000000H单元中的内容是(D)A.01HB.23HC.45HD.67H小端存放(IBM采用小端数据)低位存放低地址单元大端存放低位存放在高地址单元无论小端还是大端存放,CPU都从低地址单元取数i=08000000H=01234567H例
7.对于RISC机和CISC机,以下说法错误的是(C)A.RISC机的指令条数比CISC机少B.RISC机的指令平均字长比CISC机指令平均字长短C.对大多数计算任务来说,RISC机程序所用的指令条数比CISC机少D.RISC机和CISC机都在发展例
8.某机器字长16位,主存按字节编址,转移指令采用相对寻址,由两个字节组成,第一字节为操作码字段,第二字节为相对位移量字段假定取指令时,每取一个字节PC自动加1若某转移指令所在主存地址为2000H,相对位移量字段的内容为06H,则该转移指令成功转以后的目标地址是(C)A.2006HB.2007HC.2008HD.2009H若相对位移量字段的内容为FEH则目标地址?指令所在的地址为2000H指令本身占2个字节,取完该转移指令后,PC=2002H,目标地址=(PC+06H=2008H
17.下列关于RISC的叙述中,错误的是AA.RISC普遍采用微程序控制器B.RISC大多数指令在一个时钟周期内完成C.RISC的内部通用寄存器数量相对CISC多D.RISC的指令数、寻址方式和指令格式种类相对CISC少例
9、某计算机指令字长为16位,有双操作数指令,单操作数指令和无操作数指令三种格式每个操作数均为6位二进制该指令系统中共含mm﹤16条双操作数指令,并且存在无操作数指令,若采用扩张操作码技术,那么最多还可以设计B条单操作数指令A.26B.24-m×26-1C.24-m×26D.24-m×26-1双操作指令可以最多有16条
(24)每减少1条双操作数指令就可以增加26条单操作数指令每减少1条单操作数指令就可以增加26无操作数指令由于题目中告诉你有m条双操作数指令,说明减少了24-m条双操作数指令共可以增加24-m×26条单操作数指令题目中说有无操作数指令,但没有说有多少,但要求最多有多少单操作数指令所以只要少一条单操作数指令就可以保证有26条无操作数指令(满足“有”的条件同时满足单操作数指令最多最多24-m×26-
143.11分某计算机字长为16位,主存地址空间大小为128KB,按字编址,采用单字长指令格式,指令名字段定义如下转移指令采用相对寻址方式,相对偏移是用补码表示,寻址方式定义如下注(X)表示存储器地址X或寄存器X的内容请回答下列问题
(1)该指令系统最多可有多少条指令?该计算机最多有多少个通用寄存器?存储器地址寄存器(MAR)和存储器数据寄存器(MDR至少各需多少位?
(2)转移指令的目标地址范围是多少?
(3)若操作码0010B表示加法操作(助记符为add),寄存器R4和R5的编号分别为100B和101B,R4的内容为1234H,R5的内容为5678H,地址1234H中的内容为5678H地址5678H中的内容为1234H,则汇编语言为add(R4)(R5)+(逗号前原操作数,逗号后为目的操作数)对应的机器码是什么(用十六进制表示)?该指令执行后,哪些寄存器和存储单元的内容会改变?改变后的内容是什么?
(1)该指令系统最多可有多少条指令?该计算机最多有多少个通用寄存器?存储器地址寄存器(MAR)和存储器数据寄存器(MDR至少各需多少位?答操作码占4位,所以最多16
(2)指令寻址的寄存器占3位,所以最多8
(2)个通用寄存器主存空间大小128KB字长16位,且按照字编址,所以单元数=128K×8÷2=64K=2所以MAR需要16位,MDR需要16位
(2)转移指令的目标地址范围是多少?答因为转移目标地址=(PC)+(Rn),而且PC和Rn都是16位的,主存地址空间也是16位,所以转移的目标地址范围是0000H~FFFFH
(3)若操作码0010B表示加法操作(助记符为add),寄存器R4和R5的编号分别为100B和101B,R4的内容为1234H,R5的内容为5678H,地址1234H中的内容为5678H地址5678H中的内容为1234H,则汇编语言为add(R4)(R5)+(逗号前源操作数,逗号后为目的操作数)对应的机器码是什么(用十六进制表示)?该指令执行后,哪些寄存器和存储单元的内容会改变?改变后的内容是什么?答add(R4)(R5)+对应的机器码0010001100010101B十六进制2315H寄存器R5中的内容和存储器5678H单元的内容会改变改变后的内容R5中的内容=5678H+1=5679H5678H单元中的内容=5678H+1234H=68ACH
17.设指令中的地址码为A,变址寄存器为X,程序计数器为PC,则变址间址寻址方式的操作有效地址EA是(B)A.((PC)+A)B.((X)+A)C.(X)+(A)D.(X)+A第六章
1.在计算机体系结构中,CPU内部包括程序计数器PC、存储器数据寄存器MDR、指令寄存器IR和存储器地址寄存器MAR等若CPU要执行的指令为MOVR0,#100(即将数100传送到寄存器R0中),则CPU首先要完成的操作是(C)A.100→R0B.100→MDRC.PC→MARD.PC→IR指令执行的第一步就是取指令
2.以下说法中错误的是(B)A.指令执行过程中的第一步就是取指令操作B.为了进行取指令操作,控制器需要得到相应的指令C.取指令操作是控制器自动进行的D.在指令长度相同的情况下,所有取指令操作都是相同的取指令操作是公共操作,也就是每条指令都有的,如果所有指令长度都相同,取指令操作也是相同
3.相对于微程序控制器,硬布线控制器的特点是DA.指令执行速度慢,指令功能的修改和扩展容易\B.指令执行速度慢,指令功能的修改和扩展难C.指令执行速度快,指令功能的修改和扩展容易D.指令执行速度快,指令功能的修改和扩展难考组合逻辑与微程序控制器的优缺点
4.在采用增量计数器法的微指令中,下一条微指令的地址存放的位置是(B)A.在当前微指令中下地址法,或断定法B.在微指令地址计数器中uARC.在程序计数器中PC中存放的是指令的地址D.在机器指令的地址码中操作数的地址
5.在微程序控制系统中,若要修改指令系统,只要(D)A.改变程序控制方式B.改变微指令格式C.增加微命令个数D.改变控制存储器的内容一条指令对应一段微程序,微程序存放在控制存储器中改变指令系统,意味着要修改微程序(包括增加或减少),也即改变控制存储器的内容
6、下列不会引起指令流水阻塞的是(A)A.数据旁路 B.数据相关 C.条件转移 D.资源冲突数据旁路是解决因数据相关而造成的指令流水阻塞的
7.描述流水线CPU基本概念中,正确表述的句子是(D)**A.流水线CPU是以空间并行性为原理构造的处理B.流水线CPU一定是RISC处理器C.流水线CPU一定是多媒体CPUD.流水线CPU是一种非常经济而实用的时间并行技术指令执行流水线的思想是在不同部件上可以同时执行的任务,安排在同一时间去执行,也就是并行操作
8.设指令由取指、分析、执行3个子部件完成,每个子部件的工作周期均为⊿t,采用常规标量流水线处理机若连续执行10条指令,则共需时间是(C)A.8⊿tB.10⊿tC.12⊿tD.14⊿t第1条指令执行完需要3⊿t,以后进入稳态,每⊿t都可以执行一条指令所以剩下9条指令需要9⊿t10条指令时间=3⊿t+9⊿t=12⊿t
9.某计算机的指令系统中共有101条不同的指令,采用微程序控制器方式时,控制存储器中具有的微程序的数目至少是(B)A.101B.102C.103D.104一条机器指令需要一段微程序来解释执行取指令是公共的(每条指令都需要的)需要1个微程序所以N条指令至少需要N+1段微程序
10.指令流水将一条指令的执行过程分为四步,其中第
1、2和4的步的经过时间为⊿t,如下图所示若该流水线顺序执行,50条指令共用153⊿t,并且不考虑相关问题,则该流水线的瓶颈第3步的时间是(B)A.2⊿tB.3⊿tC.4⊿tD.5⊿t设第3步时间为T执行第一条指令所需时间=3⊿t+T后49条指令所需时间49T50条指令所用时间=153⊿t3⊿t+T+49T=153⊿tT=3⊿t
11.某计算机的指令流水线由四个功能段组成,指令流经各功能段的时间(忽略各功能段之间的缓存时间)分别是90ns、80ns、70ns和60ns,则该计算机的CPU时钟周期至少是AA.90nsB.80nsC.70nsD.60ns指令周期执行一条指令时间机器周期(CPU周期)取指令周期;取操作数周期;执行周期节拍节拍宽度取决于CPU完成一次基本的微操作的时间,起数据通路中的门电路开关作用工作脉冲起定时触发作用
12.某计算机的控制器采用微程序控制方式,微程序中操作控制字段采用字段直接编码法,共有33个微命令,构成5个互斥类,分别包含
7、
3、
12、5和6个微命令问一共需要几位控制位B**A.5B.15C.18D.
3313、下列存储器中,汇编语言程序员可见的是(B)A.存储器地址寄存器(MAR)B.程序计数器(PC)C.存储器数据寄存器(MDR)D.指令寄存器(IR)汇编程序员可见意思是可以通过指令直接或间接修改该单元中的内容凡是在汇编指令中没有分配符号名的都是不可见的
14.设机器A的主频为8MHz,机器周期含4个时钟周期,且该机的平均指令执行速度是
0.4MIPS,试求该机的平均指令周期和机器周期,每个指令周期含几个机器周期?如果机器B的主频为12MHz,机器周期也含4个时钟周期,试计算B机的平均指令执行速度为多少MIPS?解主频为8MHz,则时钟周期1÷8×106=
0.125us
①机器周期=
0.125×4=
0.5us
②指令周期=1÷
0.4×106=
2.5us
③指令周期中含机器周=
2.5÷
0.5=5机器周期
④B机器的平均速度=
0.4×12÷8=
0.6MIPS
19.在微指令的编码方式中,若微指令数相同,下列叙述中正确的是(A)Ⅰ.直接控制方式与编码控制方式的微指令长度相等Ⅱ.最短编码控制和直接控制方式不影响微指令字长Ⅲ.编码控制方式的微指令比直接控制方式的微指令短Ⅳ.直接控制的微指令比字段编码的微指令长Ⅴ.字段直接编码的微指令与字段间接编码的微长度相等Ⅵ.字段间接编码的微指令比字段直接编码的微指令长A.Ⅲ和ⅣB.Ⅰ和ⅢC.Ⅱ和ⅢD.Ⅲ、Ⅳ和Ⅵ
18.某计算机主频为800MHz,每个机器周期平均包含2个时钟周期,每条指令平均包括
2.5个机器周期,求该计算机的平均执行指令速度为多少MIPS解
①执行一条指令需要
2.5×2=5个时钟周期
②时钟周期=1÷800MHz=
0.00125us
③执行一条指令时间=
0.00125×5=
0.00625u
④每秒执行指令数=1÷
0.00625=160MIPS可以直接800÷5=160(为什么?)第七章例
1.系统总线是用来连接(C)A.寄存器和运算器部件B.运算器和控制器部件C.CPU、主存和外设D.接口和外部设备连接寄存器和运算部件;运算器和控制器的是片内总线连接接口和外部设备的是I/O总线或设备总线例
2.间接寻址第一次访问内存所得到的信息经系统总线的(A)传送到CPUA.数据总线B.地址总线C.控制总线D.总线控制器从内存中读出的信息必须经过内存的数据线引脚内存的数据线是与系统总线的数据线相连的题目设了个陷阱间接寻址第一次访存读出来的是地址,感觉地址要经过地址线例
3.“总线忙”信号的建立者是(A)A.获得总线控制权的设备B.发出“总线请求”信号的设备C.总线控制器D.CPU多个设备可能同时申请使用总线(发总线请求信号),只有优先级高的才能获得总线使用权获得总线使用权的设备发“总线忙”信号并开始使用总线
①主设备发总线请求信号;
②总线控制器判优,并发总线允许信号;
③优先级高的设备获得总线使用权后发总线忙信号并使用总线;
④传输结束撤销总线忙让出总线例
4.某总线有104根信号线,其中数据线(DB)32根,若总线工作频率为33MHz,则其理论最大传输率(C)A.33MB/sB.64MB/sC.132MB/sD.164MB/s传输速度=33×32÷8=132MB/s104根信号线中包括数据线、地址线、控制线真正传输数据的是数据线104根信号线其实是一个干扰信号例
5.为了对n个设备使用总线的请求进行仲裁,在独立请求方式下需要使用的控制线数约(D)A.nB.3C.[㏒2n]+1D.2n弄清楚三种仲裁方法的仲裁原理及控制线根数注意有的书上讲总线忙信号线不看成控制线
6.在某计算机系统中,各个主设备得到总线使用权的机会相等,则该系统采用的总线判优控制方式(B)Ⅰ.链式查询方式越靠近总线控制去的优先级越高Ⅱ.计数器定时查询方式从上次计数结果继续继续计数Ⅲ.独立请求方式A.只有Ⅰ,其余都不可能B.Ⅱ和Ⅲ都有可能,Ⅰ不可能C.只有Ⅱ,其余都不可能D.Ⅰ、Ⅱ、Ⅲ都有可能例
7.某计算机采用异步串行传送方式传送字符信息,字符信息格式为1位起始位、7位数据位、1为校验位和1位停止位若要求每秒传送480个字符,那么该设备的数据传输率为(D)A.380位/秒B.4800字节/秒C.480字节/秒D.4800位/秒传输一个字符实际传输了1+7+1+1=10bit480个字符实际传输了4800bit例
8.在系统总线中,地址总线的位数(B)A.与机器字长有关B.与存储单元个数有关C.与存储字长有关D.与存储器带宽有关地址线的位数决定了存储器空间的大小(也就是存储器单元数)其关系是存储单元数2nn是地址线的位数机器字长一次处理二进制数据的位数机器字长决定了,运算器的位数、数据总线的宽度、存储器的位数例
9.在菊花链方式中,靠近控制器的设备与远处设备相比(A)A.优先级高B.优先级相等C.优先级低D.不一定例
10、总线宽度的含义?什么是总线的传输率某总线有104根信号线,其数据总线(DB)32根,地址总线(AB)25根,控制总线(CB)47根,总线工作频率为33MHz问该总线的宽度是多少?其传输率是多少?解
①总线宽度是总线中数据总线的根数
②单位时间总线传输数据量,即总线传输速度单位B/s或MB/s
③该总线的宽度32位
④传输速度=33×32÷8=132MB/s传输速度=总线宽度×工作频率÷每传输一次占时钟数例
11.
①某总线在一个总线周期中并行传送4个字节的数据,假设一个总线周期等于一个时钟周期,总线时钟频率66MHz,求总线带宽是多少?
②如果一个总线周期中并行传送64位数据,总线时钟频率升为100MHz,求总线带宽是多少?
③哪些因素影响带宽?解
①总线带宽=4×66=264MB/s
②总线带宽=64÷8×100=800MB/s
③影响总线带宽的主要因素除了总线的数据线根数、总线频率外还包括信息采用的是串行传输还是并行传输,总线是独立总线还是分时复用;总线的通信定时方式(同步还是异步),总线的仲裁方式总线带宽也称总线的数据传输速度例
12.传输一张分辨为640×480像素、65536色的照片(采用无压缩方式),设有效数据传输率为56kbit/s,大约需要的时间(D)65536=216每个像素点要用16bit来表示颜色总容量=640×480×16传输时间=640×480×16÷(56×1000)=
87.77例
13.计算机使用总线结构便于增减外设,同时(C)A.减少了信息传输量B.提高了信息传输速度C.减少了信息传输线的条数D.提高了信息传输的并行性总线是共用的,任何时候只能有一个主控设备发送数据不能提高传输速度例
14.在单机系统中,三总线结构计算机的总线系统组成是(C)A.片内总线、系统总线和通信总线B.数据总线、地址总线和控制总线C.系统总线、主存总线和I/O总线D.ISA总线、VESA总线和PCI总线总线包括内容,不属于总线结构ISA总线、VESA总线和PCI总线是总线标准总线结构主要是从系统结构体系来讨论问题,侧重点是从连接的部件来考虑在总线结构中一般不考虑片内总线!
20.下面是关于PCI总线的叙述,其中错误的是(D)A.PCI总线支持64位总线B.PCI总线的地址总线和数据总线是分时复用的C.PCI总线是独立的一种独立设计的的总线,它的性能不受CPU类型影响D.PC机不能同时使用PCI总线和ISA总线第八章例
1.RGB8:8:8表示一帧彩色图像的颜色数是(C)A.23B.28C.224D.2512三种颜色,每种颜色用8位二进制表示,共24位24位二进制编码表示的颜色数224例
2.某数码相机内置128MB存储空间,拍摄分辨率设定为1600×1200像素,颜色深度为24位,若不采用压缩存储技术,使用内部存储器最多可以存储的照片数是(D)A.12B.25C.13D.23一幅图像的容量=1600×1200×3B=5670000B存储的照片数=总容量÷单幅照片的容量=128MB÷5670000B=
23.6例
3.当图像的分辨率为800×600,屏幕分辨率为640×480时,正确的是(A)A.屏幕上显示一幅图像的64%B.图像正好占满屏幕C.屏幕上显示一幅完整的图像D.图像只占屏幕的一部分图像分辨率与显示分辨率的关系分
①图像分辨率>显示分辨率只能显示部分图像
②图像分辨率=显示分辨率正好满屏显示
③图像分辨率<显示分辨率图像只占屏幕的一部分例
4.若视频图像每帧的数据量
6.4MB,帧速度为30帧/秒,则显示10秒的视频信息,则原始数据量是(D)A.64MBB.192MBC.640MBD.1920MB容量=
6.4MB×30×10=1920MB第九章
1.关于在I/O设备与主机间交换数据的叙述中,错误的是(C)A.中断方式下,CPU需要执行程序来实现数据传送任务B.中断方式和DMA方式下,CPU与I/O设备都可并行工作C.中断方式和DMA方式中,快速的I/O设备更适合采用中断方式传递数据D.若同时接到DMA请求和中断请求,CPU优先响应DMA请求
2.计算机系统总线包括
①地址总线、
②数据总线和
③控制总线若采用DMA方式传送数据,需要DMA控制器控制的是(D)A.
①②B.
②③C.
①③D.
①②③
3.在DMA方式下,数据从内存传送到外设经过的路径是(B)A.内存→数据总线→外设B.内存→DMAC→外设C.内存→CPU→总线→外设D.外设→内存
4.中断向量表中保存的是(B)A.被中断程序的返回地址B.中断服务程序的入口地址C.中断优先级D.中断源编码
5.在下列情况下,可能不发生中断请求的是(B)A.DMA操作结束B.一条指令执行完毕C.机器出现故障D.执行“软中断”指令每条指令执行完都检测是否有中断申请,并不表示每条指令执行完都发中断请求
6.中断的概念是(A)A.暂停正在运行的程序B.暂停对内存的访问C.暂停CPU运行D.I/O设备的输入或输出
7.中断判优逻辑和总线仲裁方式类似,下列说法正确的是(B)Ⅰ.在总线仲裁方式中,独立请求方式响应时间最快,是以增加处理及开销和增加控制线数为代价的Ⅱ.在总线仲裁方式中,计时器定时有一根总线请求(BR)和一根设备地址线,若每次计数器都从0开始,则设备号小的优先级高㏒2n+1根设备地址线Ⅲ.总线仲裁方式一般是指I/O设备争用总线的判优方式,而中断判优方式一般是指I/O设备争用CPU的判优方式Ⅳ.中断判优逻辑可以通过硬件实现,也可以通过软件实现有冗余项!A.Ⅰ、ⅢB.Ⅰ、Ⅲ、ⅣC.Ⅰ、Ⅱ、ⅣD.Ⅰ、Ⅳ
8.当有中断源发出请求时,CPU可以执行相应的中断服务程序,以下可以提出中断的是(C)Ⅰ.外部事件Ⅱ.Cache有冗余项!Ⅲ.浮点运算下溢浮点运算下溢,结果是机器0,不溢出!Ⅳ.浮点运算上溢A.Ⅰ、ⅢB.Ⅱ、Ⅲ、ⅣC.Ⅰ、ⅣD.Ⅰ、Ⅲ、ⅣCache完全是硬件管理的,与软件没有关系,题目中暗示中断源发出请求时CPU可以执行相应的中断服务程序!
9.以下说法错误的是CA.中断服务程序一般是操作系统模块B.中断向量方法可以提高中断源的识别速度C.中断向量地址是中断服务程序的入口地D.重叠处理中断的现象称为中断嵌套中断向量是中断服务程序的入口地址(有的系统还包括PSW);中断向量地址是中断向量存在内存的地址,IBM是将中断类型号×4获得不是很严谨,用户也可以自己编写中断服务程序!
10.关于程序中断方式和DMA方式的叙述错误的是CⅠ.DMA的优先级比程序的优先级高Ⅱ.程序中断要保护现场,DMA方式不需要保护现场Ⅲ.程序中断方式的中断请求是为了报告CPU数据的传输结束,而DMA方式的中断请求完全是为了传送数据A.只有ⅡB.Ⅱ、ⅢC.只有ⅢD.Ⅰ、Ⅲ
11.下列说法中错误的是(B)Ⅰ.程序中断过程是由硬件和中断服务程序共同完成的在条指令执行过程的末尾检查Ⅱ.在每条指令的执行过程中,每个总线周期要检查一次有无中断请求Ⅲ.检测有无DMA请求,一般安排在一条指令执行过程的末尾在每个机器周期结束时检查Ⅳ.中断服务程序的最后一条指令是无条件转移指令(中断返回指令RETI)A.Ⅲ、ⅣB.Ⅱ、Ⅲ、ⅣC.Ⅱ、ⅣD.Ⅰ、Ⅱ、Ⅲ、Ⅳ
12.能产生DMA请求的总线部件是BⅠ.高速外设Ⅱ.需要与主机批量交换数据的外设Ⅲ.具有DMA接口的设备A.只有ⅠB.只有ⅢC.Ⅰ、ⅢD.Ⅱ、ⅢDMA传输是在DMA控制器的控制下完成的,必须有DMA控制器!
13.在配有通道的计算机系统中,用户程序需要输入/输出时,引起的中断是A**A.访管中断B.I/O中断C.程序性中断D.外中断在配有通道的系统中,输入输出要经过两次中断,第1次中断是通过操作系统提供的访管调用,由用户态进入系统核心态,完成通道配置执行通道指令,完成数据传输第2次中断是数据传输结束,进行数据传输结束处理
14.某计算机有4级中断,优先级从高到低为1→2→3→4若将优先级顺序修改,改后1级中断的屏蔽码1101,2级中断的屏蔽码0100,3级中断的屏蔽码1111,4级中断的屏蔽码0101,则修改后的优先顺序从高到低为BA.1→2→3→4B.3→1→4→2C.1→3→4→2D.2→1→3→43的优先级是最高的!从高到低排都要排第1位!要会根据优先级写屏蔽码也会根据屏蔽码找优先级顺序!
15.下列不属于程序控制指令的是CA.无条件转移指令B.有条件转移指令C.中断隐指令D.循环指令循环指令也属于转移指令,A、B、D是同类用排他就可以把正确的找出来程序控制指令是用户在编写程序时可以直接使用的指令中断隐指令是为了说明中断响应过程中,CPU硬件完成的操作,是假想的指令,实际上是不存指令,用户在编程时无法使用例
15.在中断响应周期中,CPU主要完成的工作时AA.关中断,保护断点,发中断响应信号并形成向量地址B.开中断,保护断点,发中断响应信号并形成向量地址C.关中断,执行中断服务程序D.开中断,执行中断服务程序中断响应周期,由硬件执行中断隐指令中断响应周期,与中断服务过程不要搞混例
18.下列叙述C是正确的A.程序中断方式和DMA方式中实现数据传送都需要中断请求B.程序中断方式有中断请求,DMA方式中没有中断请求C.程序中断方式和DMA方式中都有中断请求,但目的不同D.DMA要等指令周期结束时才可以进行周期窃取在每个机器周期结束都可以进行DMA响应例
19.关于中断和DMA,下列说法正确的是AA.DMA请求和中断同时发生时,响应DMA请求DMA请求响应可以在一个机器周期结束进行B.DMA请求、非屏蔽中断、可屏蔽中断都要在当前指令结束之后才能被响应C.非屏蔽中断请求优先级最高,可屏蔽中断优先级最低硬件故障优先级最高D.如果不开中断,所有中断请求就不能响应软件中断不受IF限制,如INTN例
20.以下关于DMA方式的叙述,错误的是BA.在DMA方式下,DMA控制器向CPU请求的是总线使用权DMA只能用于数据传输,不能进行复杂事务处理B.DMA方式可以用于键盘和鼠标的数据输入C.在数据传输阶段,不需要CPU介入,完全由DMA控制器控制D.DMA方式要用到中断处理DMA传输结束时要申请中断处理
21.在主机与外设的信息传送中,C不是一种程序控制方式A.直接程序传送B.程序中断C.直接存储器存取(DMA方式)D.通道控制DMA控制器完成数据传输,完全靠硬件控制执行通道程序完成数据传输例
22.CPU对通道的启动是通过C实习的A.自陷B.中断C.I/O指令D.通道指令字通道指令字是通道完成数据传输的通道通过中断调用系统访管指令进入系统核心态,然后CPU执行I/O指令启动通道例
23.通道程序结束时引起的中断是BA.机器校验中断校验中断是指数据传输出错B.I/O中断C.程序性中断程序中断是只CPU执行程序引起的中断D.外中断例
24.由多个通道组成的I/O系统中,I/O系统的最大流量是BA.各通道最大流量的最大值B.各通道最大流量之和C.各通道实际流量的最大值D.各通道实际流量之和例
25.在DMA方式传送数据的过程中,由于没有破坏B的内容,所以CPU可以正常工作(访存除外)A.程序计数器B.程序计数器和寄存器C.指令寄存器D.堆栈寄存器DMA传输是在DMA控制器控制下完成的不破坏CPU工作现场CPU要正常工作,就意味PC没有破坏,程序执行时所有寄存器内容也没有破坏指令寄存器、堆栈寄存器已经包含在寄存器中选B最合适!例
26.在DMA方式下,数据从内存传送到外设经过的路径BA.内存→数据总线→数据通路→外设B.内存→数据总线→DMAC→外设C.内存→数据通路→数据总线→外设D.内存→CPU→外设例
27.以下4个步骤在通道工作过程中的正确顺序是D**
①组织I/O操作;
②向CPU发中断请求;
③编制通道程序;
④启动I/O通道A.
①→
②→
③→
④B.
②→
③→
①→
④C.
④→
③→
②→
①D.
③→
④→
①→
②在通道工作方式下,有两次中断
①一次是执行访管,
②另一次通道工作结束通过中断的方式告诉CPU!
②要么在开始要么在最后CPU通过执行I/O指令以及处理来自通道的中断实现对通道的管理I/O指令比较简单,仅负责通道的启动和停止来自通道的中断有两种,一种是数据传输结束中断,一种是通道故障中断例
28.某数组多路通道最大数据传输率为1MB/s,它有10个子通道,则每个子通道的最大数据传输率为BA.100KB/sB.1MB/sC.介于A、B之间D.小于100KB/s
①字节多通道分时、类似于进程调度的时间片轮转法
②选择通道高速通道)
③数组多通道类似于进程调度的先来先服务或优先级高的先服务法
13.中断响应有高到低的优先次序宜用BA.访管→程序性→机器故障机器故障是硬件中断B.访管→程序性→重新启动C.外部→访管→程序性访管是内部中断D.程序性→I/O→访管优先级设定的原则急事急办硬件故障最高,其次软件故障非屏蔽中断高于可屏蔽中断;DMA中断高于I/O设备中断;高速设备中断高于低速设备中断;输入设备中断高于输出设备中断;实时设备中断高于普通设备中断;内部中断高于外部中断例
10.主存故障引起的中断CA.I/O中断B.程序性中断C.机器校验中断D.外中断主存故障说明读出来的数据或指令有错(通过校验码来发现错误)程序性中断是程序在运行过程中执行了INTN指令,或申请资源如调用打印机等中断与死机不同,中断是不死机的,CPU要执行程序的!硬件故障可能死机也可能不死机,比如网卡故障,可能无法上网,但不一定死机还有声卡故障等例
16.设置中断屏蔽标志可以改变DA.多个中断源的中断请求优先级B.CPU对多个中断请求响应的优先次序C.多个中断源中断服务程序开始执行的次序D.多个中断服务程序执行完的次序中断屏蔽字是存放在中断屏蔽字寄存器中的,每一位对应一个中断源是在每一个中断服务程序中可以临时修改的修改的目的是为了实现多重中断,允许高优先级的中断打断低优先级中断响应优先级是硬件排队判优电路或软件查询顺序决定的中断处理顺序可以通过中断屏蔽字来改变例
17.在DMA传送方式中,有(C)发DMA请求,在传送期间总线控制权由C掌握A.外部设备、CPUB.DMA控制器、DMA控制器C.外部设备、DMA控制器D.DMA控制器、内存中断、DMA都是数据传输工作方式都是数据传输请求,都是由外部设备发出的如果是中断就叫中断请求,如果是DMA就称DMA请求!由外设向DMA控制器发DMA请求,然后DMA控制器再向CPU发总线请求(通常统称为DMA请求)数符占一位阶数包括一位阶符尾数机器数的存放000…00…0机器数的存放芯片数=总容量单片容量=64K×432K=8传输时间=传输数据总量传输速度。