还剩20页未读,继续阅读
本资源只提供10页预览,全部文档请下载后查看!喜欢就下载吧,查找使用更方便
文本内容:
本文件中提供的信息与英特尔®产品有关没有执照,明示或暗示,禁止反言或其他任何知识产权授予该文件前优税作为英特尔的条款及此类产品的销售条款规定,英特尔公司承担不承担任何责任,英特尔公司不承担任何明示或暗示的__,涉及销售和/或使用英特尔产品,包括责任或保证有关特定用途,适销性,或任何专利,版权或其它知识产权侵权健身英特尔产品不用于医疗,救生,或维持生命的应用英特尔可能在任何时候对规格和产品说明进行更改,恕不另行通知设计者不能依赖缺席或任何特征或说明标有“保留”或“未定义”英特尔保留这些对未来的定义,不应有任何冲突或不兼容的未来变化所产生的承担任何责任此规范提供的“原样”不作任何__,包括适销性的任何保证,不侵权,用于任何特定目的,或进行任何形式的保证适用性的任何建议,规格或样品英特尔否认所有包括专有权利的任何侵权责任的赔偿责任,有关信息使用本规范没有执照,明示或暗示,禁止反言或其他知识产权的任何权利的授予,除了许可证在此授予__和__本,供内部使用规范只英特尔可能拥有专利和/或专利申请有关的各种低引脚数接口的低引脚描述数(LPC)接口规范修订版
1.1互惠,免版税许可的电器接口和总线协议描述和要求,低引脚数(LPC)接口规范,
5312.
1.0-初始版本没有文件编号分配-001•
1.1版-指定文件编号2512__-001•增加的第
4.3和
5.3环的描述固件内存包括支持多字节读写访问•增加了对LPCPD电气特性#和L__I#__第
10.2节电气要求澄清LRESET#,LCLK,并CLKRUN#
10.3节•新增建议上拉电阻节要求
10.4•增加了额外的描述,系统复位要求第9款•作出澄清和纠正2002年8月1引言本文件包含一个新的低管脚数总线接口规范,称为LPC那个这份文件的目标受众是系统和组件设计
1.1LPC接口目标(I/F)GoalsoftheLPCInte_____I/F•启用的系统没有一个ISA或__线•减少了传统的X成本总线设备•专供设备中,主板上只(即无连接使用)•满足X的数据传输速率,总线,以及超过这些数据速率适当的安排•为执行同一周期的X型总线内存的I/O,D__和总线主控•支持新的固件内存周期类型,允许__的引导BIOS固件内存周期和应用程序内存周期•增加从16MB的X的内存空间,巴士到4GB,让BIOS的规模更大超过1MB,和其他存储设备之外的传统16MB的范围•同步设计对许多挑战的X-总线的设计是满足不同,在某些情况下相互冲突时,ISA计时使计时同步的良好的参考众所周知,组件设计,如PCI•软件透明度不需要特殊的驱动程序或配置该接口那个主板BIOS应该能够在启动配置的所有设备•支持台式机和__实现•能够支持可变数量的等待,国家•有能力的I/O和__M的处理程序再审记忆周期•能够支持唤醒与其他电源状态转换
1.2假设和功能需求只有下面的类的设备可以连接到LPC接口超级I/O(FDCSPPPIRKBC)=“I/Osl__eD__Bus__sterforIRPP音频,包括AC97音效设计风格=“I/Osl__eD__Bus__ster一般应用程序内存,包括BIOS=“MemorySl__eBIOS固件内存=“FirmwareMemorySl__e嵌入式控制器=“I/sl__eBus__ster•中断的沟通与串行中断(SERIRQ)协议•在LPC接口并不需要支持高速总线(如Cardbus,1394等)下游,也不需要支持的低,例如U__延迟巴士
1.3术语词描述Host在接口部分是直接连接到CPU或以连接到CPU的上游设备这通常是一个系统芯片组Peripheral下游装置对LPC,以前连接到的__线,如超级I/O组件,FLASH,以及其它嵌入式控制器‘XXXXb’指示__以二进制表示的价值2__定义表1和表2列出了7条规定的6个自选__的LPC接口使用许多__是一样的PCI接口上发现的__,不需要任何新的引脚在host.Both主机和__设备必须执行所需的__可选__可能或可能不存在于特定的主机或外设表1LPC所需的________设备主描述LAD[3:0]I/OI/O复用指令,地址和数据查看第
4.
2.1节就这些__使用详情LFRAME#IO框架表明一个新的周期,开始终止打破循环LRESET#II重置如PCI重置相同主机上主机不并不需要这种__,如果它已经在其PCIRST#接口LCLKII时钟相同的PCI主机上的时钟33MHz的时钟典型的PCI时钟相位偏移相同主机不并不需要这种__,如果它已经在其PCICLK接口表2LPC可选________设备主描述LDRQ#OI编码的D__/总线主请求只需要通过外设D__或需要总线主控需要单个__每外设__设备可能无法共享1LDRQ#__SERIRQI/OI/O序列化的IRQ只有__设备需要需要中断支持这个__是必需的如果它的主机不包含作为投入ISAIRQ线路CLKRUN#ODI/OD时钟运行相同的PCICLKRUN#只需要通过外设D__或需要在系统总线掌握一些可以阻止PCI总线(一般在__系统)这个__是可选的主机LPME#ODI/ODLPC电源管理__类似的PCI机动设备#通过__设备用来请求唤醒,从低功耗状态LPCPD#IO省电指示周边应准备权力被遣送的LPCI/F设备实际拆除电力系统相关这个__是主机可选的L__I#ODI__I#:Onlyneededifperipheralwanttocause__I#onanI/Oinstructionforretry.Otherwisecanuse__I#viaSERIRQ.Thissignalisoptionalforthehost.按照现行的ISA比较的设备,__储蓄是巨大的采用LPC接口一般只需要6个新的__LAD[0:3],LFRAME#和LDRQ#CLKRUN#通常只在__系统中实施LPCPD#是只需要为LPC这是部分在某些低功耗状态供电装置至少,在插头下列ISA/X光总线__中找到即插即用设备不再需要在16位ISA的设备,在IOCS16#和MEMCS#__也保存如果序列的IRQ以前不支持,如果16位D__频道,分别由周围,几个引脚保存最终的效果是一个全功能的超级I/O设备可能需要160引脚封装,现在可以实现在一个88针或以下尺寸封装适合使用的LPC接口3框图图1包含一个典型的设置在此设置中,LPC接口是通过一个主机一个PCI设备或主机总线,如英特尔的CPU图1典型__4协议概述
4.1周期类型表3显示的是由协议所支持的各种周期表3周期类型周期类型尺寸支持批注存储器读1字节可选为主机和LPC外设存储器写入1字节可选为主机和LPC外设I/O读1字节可选的外设I/O写入1字节可选的外设D__读124字节可选的外设D__写入124字节可选的外设总线主存储器读124字节可选为主机和LPC__设备,但强烈建议主机总线主存储器写124字节可选为主机和LPC__设备,但强烈建议主机总线主控I/O读124字节可选为主机和LPC外设总线主控I/O写124字节可选为主机和LPC外设固件存储器读124128字节可选为主机和LPC外设固件存储器写124字节可选为主机和LPC外设下列规则应遵循主机和外设应执行的周期如表3所述类型周边切勿尝试总线主不由东道国的支持周期为了例如,如果主机不支持总线主控I/O周期,周边不能尝试这些周期__设备必须忽略周期,他们不支持
4.2内存,I/O和D__的周期概述本节描述了记忆周期的I/O,D__和总线主控周期固件记忆周期是
4.3节中描述LPC总线上的数据传输序列在4位总线这种车的一般特征包括?一个控制线,称为LFRAME#,它是由主机用来启动或停止转让否外设驱动这个__?LAD[3:0]总线,串行通信的信息传达的信息是循环型,循环的方向,芯片选择,地址,数据和等待状态?边带__,选择执行,传达中断和电源管理功能这些__是相同或相似的现有主板上发现了许多__周期一般流程如下所列
1.a周期是由主机启动时,硬盘LFRAME#活跃并提出适当的资料LAD[3:0]__线2,主机驱动器的信息相对周期,如地址,或D__通道号码,或总线主机赠款D__和目标为周期,东道国也推动循环型(内存或I/O),读/写的方向,转移的规模3,主机可以选择驱动器的数据,并将其转换巴士周围监测周边的完成的周期4,周边表示由驾驶适当的值的周期结束LAD[3:0]__线,并有可能驱动器的数据5,__转身到主机总线,结束循环对于总线主循环,有此协议的微小变化,因为总线主机必须驱动控制和地址信息到主机,主机负责周期的结束,但总的来说,流量是相同的以下是在不同的传输__的更详细的研究,其在不同的运作周期LAD[3:0]LAD[3:0]__线,通信地址,控制和数据在LPC总线的信息与主机和外设传达的信息是启动,停止(中止一个周期),传输类型(内存的I/O和D__),传输方向(读/写),地址,数据,等待状态和D__渠道,总线主机补助金并非所有类型的循环使用相同的方式法援署巴士例如,不使用的D__地址;而是使用通道数以下各节进入更详细介绍这些领域的使用,以及以何种顺序进行沟通.1阶段此字段表示开始或停止交易所有周边国家机器将进入一个国家负责监测LAD[3:0]何时LFRAME#是断言这一领域开始字段是有效的最后时钟LFRAME#是断言虽然LFRAME#是断言,这一领域可能就许多值,所以外设不应该在这方面的有效性,直至任何假设LFRAME#是去索赔此字段用于指示巴士船长,或“启动/停止设备号”字样的非总线主旋回定义的编码是Bits[3:0]定义0000循环开始为目标用于内存,I/O和D__的周期0001保留0010津贴总线主机0Grantforbus__ster00011津贴总线主机10100-1100保留1101在周期开始的固件存储器读周期更多细节见第
4.3节1110在周期开始的固件存储器读周期更多细节见第
4.3节1111停止/中止一个周期结束的目标请参阅第
4.
2.
1.13描述流产周期所有编码标记为“保留”是保留供以后使用外设应不假设的数据传送由主办如果看到一个保留字段因此,如果周边看到这种类型的编码,它必须忽略周期,而不是监督,直至巴士下一次LFRAME#开始活动.2循环型/方向CYCTYPE+DIR此字段由主机驱动,并用于通信周期类型(内存,I/O的D__)和方向(读/写)的周期此字段是驱使时,正在执行的D__或主机目标访问,并于总线主机访问外设这一领域的位0是保留和必须忽略__设备和驱动由主机的主机为0的访问对巴士主通道,它必须被忽略的主机和外设驱动,为0有效值为Bits[3:2]Bit
[1]定义000I/O读001I/O写010内存读011内存写100D__读101D__写11x保留无论是外设还是主机便可以开这种类型的__如果此值观察周围的循环必须被忽略如果这个__由总线主机__问外设驱动,主机将终止转让驾驶LFRAME#活跃.3尺寸此字段是一个时钟它是由在D__传输主机和外设的驱动总线主机内存传输,以确定有多少字节的转移Bits[3:2]的保留,必须推动to00bby的驱动程序,必须由目标忽略那个其余位编码如下Bits[1:0]Size008bits1byte0116bits2bytes10保留不得为驱动的主机或外设如果此值的观察__设备,循环必须被忽略如果此值观察到主机上的主机总线转让的,它可能中止转让1132bits4bytes.4周转(TAR)的Turn-AroundTAR这是两个时钟域宽,由主机驱动时,上缴控制周边设备,(例如,读取数据),由__驱动时,转向控制还给主人在这两个时钟的第一个时钟广泛的领域,在主机或外设驱动LAD[3:0]行1111b在此领域的第二个时钟,主机或外设三态LAD[3:0]线因为这些生产线有弱上拉他们窗口,他们将维持在一个合理高度戒备状态.5地址这个字段是4时钟频率范围为I/O周期,或8个时钟周期的内存范围它是由访问的目标主机,并经总线主机访问外设驱动此字段不可驱动的D__的周期当这个领域的驱动,它赶出最重要的半字节首先例如,在内存传输,在这一领域的第一个时钟包含地址[31:28]和这个字段的最后24小时包含地址[3:0].6通道这是一个时钟广泛的领域,这是由主机上的D__周期驱动的说明而D__通道已被授予外设位[2:0]包含D__通道数,和位
[3]包含编码的ISA的训练班(终端数)线此字段是不是驱动的目标或总线主机转让.7数据此字段是2时钟频率范围广泛,代表一个字节的数据主机驱动器的目标,D__和总线上br主循环当数据流向周边,以及__当数据流向主机当数据驱动的,它是驱动的最低有效半字节第一例如,在第一个时钟,数据[3:0]驱动,并在第二个时钟,数据[7:4]的驱动.8同步此字段用于添加等待状态它的长度可以在几个时钟对目标或D__周期,是推动这一领域的外设对于总线主机周期,主机驱动器这一领域在这方面的有效值为Bits[3:0]指示0000准备没有错误同步实现为D__传输,这也表明的D__请去断言,没有更理想的通道转移0001-0100保留0101短暂的等待周边显示正常等待状态见下文增加信息0110漫长的等待周边显示异常漫长的等待状态见下文增加信息0111-1000保留1001愿更多(D__的专用)同步,没有错误,更理想的D__传输实现这之后继续转让此值只适用于D__传输,并且不准对目标的访问返回的外设或总线主机访问的主机1010错误有错误实现同步这通常是用来代替SERR#或IOCHK#__在PCI/ISA总线它表明,数据将转移,但有一个在这个严重的错误转移为D__传输,这也表明D__请求取消断言和不超过该通道所需的转让1011-1111保留如果周边需要维护,它通过驾驶0101b(简称同步)or0110b等待状态(长同步)在法援署[3:0],直到它已准备就绪准备就绪后,它可以选择驱动器0000b(就绪),1010b(错误),或者,在D__传输,1001b(准备更多的情况下)在任何特定的周期,如果主机或外设选择插入等待状态,它必须选择一个等待价值的同步类型(0101b或0110b),不能改变它,直到它称,在一个准备同步值简短的同步用于正常的等待状态这就是循环数内完成时钟长同步是用在了等待数量大国这通常是用于增强型并行端口(资源)的周期,等待那里的一些国家可能会相当大(“1微秒)通过区分这从短期同步,主机可发出不同的超时值中止循环参阅第.9下文关于超时值.9同步超时有几个潜在的错误可能出现的情况下采用LPC的I/F1,主机启动一个周期(内存的I/O和D__),但没有任何设备驱动定义(非保留)同步周期如果主机没有明确指出连续3个时钟同步,可以得出结论,没有周边的回应和可中止循环2,主机驱动器一个周期(内存的I/O和D__),设备驱动器的有效同步插入等待州(LAD[3:0]=0101b或0110b),但永远不会完成的周期这可能发生如果为某种原因,周边锁__设备的设计必须防止这种情况但是,因为它是不可能完全避免这种情况,主机将采取以下政策?如果同步模式0101b,那么同步时钟的最大数量被假定为8如果主机认为,超过8本时钟同步的价值已得到推动,它可能中止循环?如果同步模式0110b,那么没有同步时钟的最大数量是假设那个周边必须有保护机制来完成的周期当主持人正在推动同步,这可能要等到插入一个非常大的数量,国家,这取决于在主机延迟差异外设不应承担任何特定时间内.10同步错误指示在同步协议允许通过外设报告LAD[3:0]=1010b的编码错误这个编码的目的是给外设的通信错误的方法,以帮助提高层,更有力的错误恢复如果主机正在读由__,数据仍然会在未来两年半字节传输的数据这个数据可能是无效的,但必须由__转移如果主机的数据写入外设,数据已经转移在多字节D__的周期,一个错误的周期同步终止的情况因此,如果主机是从一个设备传输4个字节,如果设备返回的第一个字节的错误同步,其他3个字节不会转移在收到错误同步,主机有几种选择如果有一个ISA总线,它可以选择断言IOCHK#如果有一个PCI总线,它可以选择主张SERR#其他选项是路由错误条件SCI或__I#最后一个选择是不采取行动,以提醒更高的水平.11LFRAME#LFRAME#是所使用的主机表明了周期的开始和周期是由于终止中止或超时条件这个__是要使用的__设备来确定何时监测为一周期的巴士以下各节描述,当主持人将推动这个积极的__是什么样的行动应采取的__设备时,这个__是积极的观察这个__作为一般性___,LAD[3:0]行包含的信息相对在启动或停止的周期,而__设备必须监管巴士,以确定是否循环是为他们在__设备的LFRAME好处#是它允许他们进入低内部电源状态没有外设需要监测的巴士,如果他们得不到解决,因此没有得到解决,可以随意的外设夫妇的状态机从总线和国内的时钟门当__设备样品LFRAME#活跃,他们立即停止驾驶LAD[3:0]__线在下一个时钟和监测的新的周期的信息总线.12周期的开始在所有的一种常用方法不同周期的开始1,主持人称LFRAME#为一个或多个时钟和驱动对法援署开始值[3:0]经观察LFRAME#活跃,所有外设停止把法援署[3:0]__,即使在中间的转移在一个周期的开始,主机被允许保持LFRAME#为多个活动连续24小时,甚至改变开始值__必须始终使用上起始值时LFRAME#活跃例如,如果LFRAME#是活跃2连续时钟,周边应忽略在第一个时钟和只使用值第二
2.Peripheral监察法援署[3:0]当LFRAME#是为适当的开始值活跃如果__确认阶段的价值,应该尝试解码周期的休息如果一个周边不承认一个特定阶段的价值,它可能忽略了一个循环的休息,直到LFRAME#去活跃起来
3.After最终启动值为驱动,当主机准备开始新的周期,主机德称LFRAME#__必须使用START价值驱动时LFRAME#是德断言图2显示了LFRAME#图3典型的时间显示的时间是在LFRAME#活跃超过一个连续的时钟图2典型时间为LFRAME#图3延期时间为LFRAME#.13中止机制图4显示了在LFRAME#是用来“踢”过的LPC我周边的机制/楼主机可以导致采用LPCI/F驾驶LFRAME#开始值与积极中止1111b由于LFRAME#通常只活跃在一个周期的开始,如果设备是在运行一个周期,当时LFRAME#去积极的进程,就必须承担主机将中止周期和停止驾驶LAD[3:0]__为了确保中止将会看到,主机必须保持积极LFRAME#至少连续4个时钟和驱动LAD[3:0]来1111b无晚于4小时后LFRAME#开始活动主机必须驱动器LFRAME#无效(高至少1小时)后中止中止,通常会出现同步超时(当外设驱动同步的时间比允许),在周期在没有反应(这将发生如果主机编程不正确),或者如果设备驱动保留同步的价值该中止是用来结束当前的周期并确保所有设备是为下一个周期做好准备中止,也可能被用来造成“软复位”的的LPC的I/楼这可能是软复位启动位或通过在东道国注册它是建议中止时,不能使用“长”同步周期正在增加该中止不影响任何LDRQ#序列图4中止机制对目标的I/O,目标内存,和D__周期,如果主机的__之前,周边的中止有肯定的是,好或错误同步,循环终止没有数据将转移到主机I/O和内存读/D__的写,并写上我的外设的数据/O和内存写入/D__的内容将被忽略在总线主机周期,如果主机__,在任何时候中止,周期将被终止无数据将分别由总线主机上的主机读取,任何数据传输到主机上巴士主机写会被忽略
4.3固件内存周期概述本节描述了一个内存循环式系统BIOS固件打算阿略不同的芯片选择和处理机制,用于这个周期类型字段定义.1阶段START这一个时钟域表明一个cycle.It开始是在最后24小时有效的LFRAME#是采样低这两个启动,这对于循环使用的字段列于下表如果开始实地采样,是不是这些值之一,那么周期尝试不是固件记忆体循环它可能是一个有效的内存循环,固件组件不妨解码,ieit可能是多种标准记忆体循环AD[3:0]定义1101固件存储器读1110固件存储器写.2IDSEL(设备选择)这一个时钟域用来指示哪些多个固件组件被选中这4位在__传播[在此时钟3:0]的值与上绑寄托在固件组件如果有匹配的固件部门将继续解码周期,以确定哪些字节是请一读或字节更新1写如果不相匹配,固件组件可能会抛弃周期进入休息备用电源状态.3__DDR(内存地址)这是7时钟字段给出了28位内存地址这允许每个高达256MB存储设备,为4GB的寻址空间总数地址是转让最第一次重大的蚕食.4MSIZE(内存大小)此栏位的编码见表4所示单字节的传输要求所有设备支持固件内存周期多字节传输是可选的,东道国和设备需要一种机制来通知可支撑软件(iecapabilities寄存器位)请注意,这一机制的定义,超出了本规范的范围对于多字节写入,闪存设备,可能需要增加编程电压(峰峰值)来执行写4字节内存第1或2字节内存应使用写,如果较高的编程电压不可用,而是由__所需的支持4字节内存写表4固件内存大小场BitsDirection大小的转移0000R/W1byte0001R/W2byte(可选)存取必须遵循的一个字的边界0010R/W4byte(可选)存取必须遵循的一个DWORD边界0011保留如果此值是由__设备,循环必须被忽略遵守0100R16字节(可选)存取必须对齐到16字节的边界0101-0110保留如果此值是由__设备,循环必须被忽略遵守0111R128字节(可选)存取必须遵循的一个128字节的边界1000-1111保留如果此值是由__设备,循环必须被忽略遵守.5第三次评估报告在同步字段是在第.8所说的一样.7数据此字段(2*N)的时钟频率范围广泛,代表了“南水北调”字节数据所确定的MSIZE领域(见表4)主机驱动器的固件内存数据时是它流向周期周边(写周期),以及周边当数据流向主机(读周期)每个字节的数据驱动的小endian格式,最低有效半字节第一这意味着对于每个字节,在第一个时钟,数据[3:0]驱动,并在第二个时钟,数据[7:4]是驱动这也意味着以后的每一个数据字节地址递增顺序通过转让固件内存循环使用的__的开始字段开始(LFRAME序列#与相应的__活动[3:0]组合)和结束数据传输以下各节详细描述的周期固件的记忆周期的启动是如图5所示固件内存交易开始]与LFRAME#要低,一开始字段的__驱动[3:0固件内存读周期,开始字段必须be1101b;的固件内存,写入周期。