还剩40页未读,继续阅读
本资源只提供10页预览,全部文档请下载后查看!喜欢就下载吧,查找使用更方便
文本内容:
河南财经政法大学2011年---2012年第一学期院系计算机与信息工程学院专业计算机科学与技术课程名称数字电路班级姓名学号指导教师实验一TTL逻辑门的逻辑功能及主要参数的测试实验目的
(1)掌握TTL与非门主要参的测试方法;
(2)掌握TTL与非门传输特性的测试方法;实验仪器
(1)数字实验装置一台;
(2)示波器一台;
(3)数字毫伏表一只;
(4)uA电流表一只;
(5)74LS00一片;实验原理
(一)与非门逻辑功能二输入端F=AB四输入端F=ABCD
(二)TTL与非门主要参数
1、空载导通电源电流IE1;IE1是与非门处于开启状态下流过电源的电流,其大小标志着开态门功耗P1的大小,P1=VccIE1(一般指标IE1≤10__)空载截止电源电流IE2;IE2是与非门处于关闭状态下流过电源的电流,其关闭门的功耗P2=VccIE
(2)与非门静态功耗P=(P1+P2)/2(一般指标IE2≤5__)输入短路电流Iis输入短路电流Iis是被测输入端接,其余输入端悬空时,灌进前级门的负载电流,,Iis太大将影响前级门的扇出系数(一般指标Iis≤
1.5__)输入漏电流IiH是寄生晶体管效应产生的输入电流(一般指标IiH≤70__)输出高电平VOH;输出高电平是电路的关态输出电平,即电路输入端有一个以上低电平时的输出值(一般指标VOH≥
3.2V)输出低电平VOL;输出低电平是电路的开态输出电平,即所有输入端接高电平时的输出电平值,(一般指标VOL≤
0.35V)开门电平VON;开门电平VON是指输出为额定低电平时的最小输入电平(一般指标VOL≤
1.8V)关门电平VOFF;开门电平VOFF是指输出为额定高电平的90%时的输入电平(一般指标VOFF≥
0.8V)
9、平均延迟时间tpd;平均延迟时间tpd是衡量门电路开关速度的参数,tpd=tp1+tp2/
(2)其中,tp1导通延迟时间,tp2延迟时间,(tpd≤30ns)实验内容
(一)、与非门的逻辑功能测试;采用二输入与非门74LS00进行逻辑功能测试测试结果填入表1-1
(二)、与非门主要参数测试电源电压VCC=5V
1、空载导通电源电流IE11测试条件输入端全部悬空,输出端空载2测试电路如图1-1;ABY表1-1图1-
12、空载截止电源电流IE21测试条件任一输入端低电平
(0)输出悬空2测试电路如图1-2;图1-
23、输入短路电流Iis1测试条件被测输入端通过电流表接地,其余输入端和输出端悬空2测试电路如图1-3;图1-
34、输入端漏电流IiH1测试条件被测输入端通过电流表接VCC,其余输入端接地2测试电路如图1-4;图1-4输出高电平VOH,输出低电平VOL,开门电平VON与关门电平VOFF的测试1)测试条件测空载传输特性输出空载,任一输入端接可调电压,其余输入端悬空2)测试电路如图1-
(5)利用10K电位器调节输入电压值实测电压传输特性曲线,并从曲线上读出VOH、VOL、VON、VOFF,实测数据填入表1-2中图1-5表1-2Vi(V)
0.
30.
51.
01.
11.
21.
31.
41.
52.0Vo(V)扇出系数N1)测试条件所有输入端悬空2)测试电路如图1-6;图1-6平均传输延迟时间tpd将74LS00其中三个与非门按下图连接构成环形振荡器图1-7该振荡器输出脉冲周期T=2(tpd1+tpd2+tpd3),tpd1=tpd2=tpd
(3)tpd=t/
(6)t=1/f,用频率计或示波器测量其振荡器的频率f,由此计算tpd实验报告
(1)整理实验数据,分析实验结果
(2)列出二输入与非门的真值表
(3)画出所测与非门的电压传输特性曲线
(4)根据实验测得的IE
1、IE
(2)计算与非门的静态平均功耗评语日期年月日实验二CMOS集成逻辑门的测试实验目的
(1)了解和掌握CMOS集成逻辑门的特点及使用规则;
(2)验证CMOS门电路的功能实验仪器
(1)万用表1只
(2)74LS
00、74LS02各一片预习要求如用发光二极管指示CMOS电路的输出状态(发光二极管的工作电流I=10__,管压降V≈
1.8V),电路应如何连接?CMOS逻辑门的特点与使用规则
(1)主要特点1)微功耗,一个单门功耗仅为
0.01~
0.1uw;2)电源适应范围宽3~8V;3)输出摆幅大,接近于VDD;4)输入阻抗大,其值为10~Ω;5)扇出系数大,可达50左右;
(2)使用规则1)输入端不使用的输入端不能悬空,应根据逻辑关系或接VDD或接VSS;CMOS集成电路在未接电源VDD之前,不允许输入__;输入时钟脉冲,前后沿通常在5~10ns内2)输出端输出端不允许直接接VDD或VSS;一般情况下不允许输出端并联3)实验时,先加VDD,后加输入__;断开时,先撤去输入__,后去掉VDD;4)VDD与VSS绝对不允许接反,加电前先把测试电路与电源线接好实验内容
(1)集成块在接通电源前要把电源电压调到+5V
(2)在集成电路接通电源前,要注意CMOS门电路中不用的输入端不能悬空,应根据不同的逻辑要求,分别接VSS或通过几十KΩ~几百KΩ的电阻接到VDD或与旁边的输入端一起并用
(3)用万用表测试与非门74LS00的输出高电平或低电平;
(4)验证或非门74LS02的逻辑功能,按表2-1表2-1ABF00011011
(5)利用现有的组件,组成具有如下表达式的逻辑功能的电路Y=A⊙B;Y=AB+C;a,出逻辑电路图;b,列出真值表;c,进行测试,把输出值填入真值表中实验报告
(1)整理实验数据;
(2)整理CMOS组件与一般TTL组件各有什么特点;
(3)使用CMOS组件时,应注意哪些?评语日期年月日实验三门电路逻辑功能实验实验目的
(1)熟悉门电路逻辑功能
(2)熟悉数字电路学习机及示波器使用方法实验仪器
(1)双踪示波器一台
(2)万用表一台
(3)器件74LS00二输入端四与非门2片74LS20四输入端双与非门l片74LS86二输入端四异或门l片74LS04六反相器l片预习要求
(1)门电路工作原理及相应逻辑表达式
(2)熟悉所用集成电路的引线位置及各引线用途
(3)了解双踪示波器使用方法实验内容实验前按学习机使用说明先检查学习机电源是否正常然后选择实验用的集成电路按自己设计的实验接线图连线,特别注意Vcc及地线不能接错线接好后经实验指导教师检查无误方可通电实验实验中改动接线须先断开电源,接好线后再通电实验
(1)测试门电路逻辑功能选用双四输入与非门74LS20一只,插入实验板,按图3-1接线,输入端接K1~K4电平开关输出插口,输出端接电平显示发光二极管(L1~L16中任意一个)图3-12)将电平开关按表3-1置位,分别测输出电压及逻辑状态表3-1输入输出1234Y电压HHHHLHHHLLHHLLLHLLLL
(2)异或门逻辑功能测试1选二输入四异或门电路74LS8
(6)按图3-2接线,输入端l、
2、
4、5接电平开关,输出端A、B、Y接电平显示发光二极管2将电平开关按表3-2置位,将结果填入表中图3-2表3-2输入输出ABYY电压(V)LLLLHLLLHHLLHHHLHHHHLHLH
(3)逻辑电路的逻辑关系l)用74LS
00、按图3-
(3)3-4接线,将输入输出逻辑关系分别填入表3-
3、表3-4中图3-3表3-3输入输出ABYLLLHHLHH图3-4表3-4输入输出ABYZLLLHHLHH2写出上面两个电路逻辑表达式
(4)利用与非门控制输出 用一片74LS00按图3-6接线,S接任一电平开关,用示波器观察S对输出脉冲的控制作用
(5)用与非门组成其它门电路并测试验证 1)组成或非门 用一片二输入端四与非门组成或非门Y=A+B=A·B=画出电路图,测试并填表3-5表3-5输入输出ABYLLLHHLHH表3-6输入输出ABYLLLHHLHH2)组成异或门(a)将异或门表达式转化为与非门表达式(b)画出逻辑电路图(c)测试并填表3-6实验报告
(1)按各步骤要求填表并画逻辑图
(2)回答问题1)怎样判断门电路逻辑功能是否正常2)与非门一个输入接连续脉冲,其余端什么状态时允许脉冲通过什么状态时禁止脉冲通过3)异或门又称可控反相门,___评语日期年月日实验四编码器、译码器、数据选择器和数值比较器实验目的
(1)熟悉常用组合逻辑器件,并测试其逻辑功能
(2)了解集成译码器应用
(3)掌握用逻辑门实现不同的组合逻辑电路实验仪器
(1)双踪示波器
(2)器件74LSl392—4线译码器l片74LS153双4选一数据选择器1片74LS00二输入端四与非门2片74LS04六反相器1片74LS32二输入四或门1片74LS08二输入四与门1片74LS21四输入二与门1片实验内容
(1)2线--4线译码器功能测试74LS139译码器按图4-l接线,按表4-l输入电平分别置位,填输出状态表4-1
(2)译码器转换将双2—4线译码器转换为3—8线译码器l画出转换电路图2)在学习机上接线并验证设计是否正确3)设计并填写该3—8线译码器功能表,画出输入、输出波形表4-1输入输出使能选择GBAY0Y1Y2Y31XX000001010011图4-1
(3)数据选择器的测试及应用
(1)将双4选l数据选择器74LSl53参照图4-2接线,测试其功能并填写功能表4-2图4-22)将学习机脉冲__源中固定连续脉冲4个不同频率的__接到数据选择器4个输入端,将选择端置位使输出端可分别观察到4种不同频率脉冲__3)分析上述实验结果并总结数据选择器作用表4-2选择数据输入端输出控制输出BAC0C1C2C3GYXXXXXX1000XXX0001XXX001X0XX001X1XX010XX0X010XX1X011XXX0011XXX10
(4)两位数值比较器功能测试1)将数值比较器按图4-3-2接线,按表4-3输入电平分别置位,填输出状态表2)图4-3-1为一位值比较器的逻辑图3)图4-3-2为两位数值比器的逻辑图图4-3-1图4-3-2表4-3输入输出A1B1A0B0F(AB)FABFA=BA1B1XA1B1XA1=B1A0B0A1=B1A0B0A1=B1A0=B0
(5)4线-2线编码器1),将4线-2线编码器按图4-4接线,按表4-4输入电平分别置位,填输出状态表表4-4输入输出I0I1I2I3Y1Y01000010000100001图4-4实验报告
(1)画出实验要求的波形图
(2)画出实验内容
2、3的接线图
(3)总结编码器、译码器、数据选择器及数值比较器的使用体会评语日期年月日实验五RS触发器的的功能测试实验目的
(1)熟悉基本RS,同步RS触发器的电路结构
(2)掌握基本RS,同步RS触发器的逻辑功能实验仪器
(1)双踪示波器一台
(2)万用表一台
(3)器件74LS00二输入端四与非门1片实验原理触发器是具有记忆功能的二进制存储器件,是时序电路的基本器件
(1)基本RS触发器基本RS触发器是最基本的触发器,它由两个与非门交叉耦合而成如5-1所示图5-11)基本RS触发器的逻辑符号如图5-2所示2)表5-1为RS基本触发器真值表图5-23)基本RS触发器的特性方程
(2)同步RS触发器同步RS触发器,在外加的R、S__加到R端及S端及S端后,并不引起触发器的翻转,只有在时钟脉冲配合下,才能使触发器由原状态翻转到新的状态这样使状态的转换在时钟__CP的控制下,有条不絮地顺序进行1)同步RS触发器逻辑符号,如图5-3所示2)表5-2为同步RS触发器真值表3)同步RS触发器特性方程实验内容
(1)基本RS触发器1)根据逻辑图搭接线路,选用74LS00的两个与非门,按图7-4连接成RS基本触发器2)逻辑功能测试根据表5-3改变输入电平,验证其逻辑功能
(2)同步RS触发器1)根据逻辑图接线,选用74LS00的四个与非门按图7-5接成同步RS触发器2)逻辑功能测试按表7-4改变输入电平,验证其逻辑功能
(3)基本RS触发器的应用(用基本RS触发器组成四位二进制数码寄存器)在数字系统中,经常要用到可以存放数码的部件,这种部件称为数码寄存器双稳态触发器就是一种具有记忆功能的单元电路,它能存储1位二进制码如果要存放多位二进制码,可以用多个触发器完成一个4位的数码寄存器逻辑图如图5-6所示图5-6数码寄存器有两个控制__清零指令CR和置数指令LD;4个输入端D0~D3;4个输出端Q0~Q3清零是低电平有效,置数是高电平有效1)清零过程清零时,CR加低电平,LD加低电平这时4个与非门的输出均为高电平,即各触发器的S端为高电平,使各触发器均为0态,CR__撤去(回到高电平)后,R、S均为高电平,触发器转为不变状态2)置数过程在清零之后,LD端加有效电平(高电平)使各与非门打开,D0~D3以反码方式加入到对应触发器的S端,根据触发器的功能可知,各触发器的状态将与D0~D3的状态一致,在LD__撤去(回到低电平)后,各触发器的R、S端均为
(1)又回到不变状态,且LD将与非门封锁,这就是置数过程注置数必须在清零之后进行,否则有可能出错例如,若触发器原来的状态为
(1)现在要换成0,如果事先未置0,则由于S端为
(1)触发器处于不变状态,触发器不能翻转到03)根据上述原理验证其逻辑功能,并填入表5-5中表5-5D4D3D2D1Q4Q3Q2Q10000000100100011010001010110011110001001101010111100110111101111实验报告
(1)分别将测试结果记录在表5-
(3)表5-
(4)表5-
(5)验证其逻辑功能
(2)基本RS触发器与同步RS触发器___有不定状态,如何避免出现不定状态?评语日期年月日实验六三态输出触发器及锁存器实验目的
(1)掌握三态触发器和锁存器的功能及使用方法
(2)学会用三态触发器和锁存器构成功能电路实验仪器
(1)双踪示波器一台
(2)器件CD4043三态输出四R—S触发器一片CD4081二输入四与非门一片CD4069一输入六非门一片74LS75四位D锁存器一片实验内容
(1)锁存器功能及应用图6-l为74LS75四D锁存器,每两个D锁存器由一个锁存__G控制,当G为高电平时,输出端Q随输入端D__的状态变化,当G由高变为低时,Q锁存在G端由高变低前Q的电平上图6-1l验证图6-l锁存器功能,并列出功能状态表.2用74LS75组成数据锁存器按图6-2接线,D0~D3接逻辑开关作为数据输入端,Gl、2和G
3、4接到一起作为锁存选通__ST,Q0~Q3分别接到7段译码器的输入端数据输出由数码管显示设逻辑电平H为“l”,L为“0”ST=l,输入000l,00ll,0lll,观察数码管显示ST=0,输入不同数据,观察输出变化
(2)三态输出触发器功能及应用4043为三态R—S触发器,其包含有4个R—S触发器单元,输出端均用CMOS传输门对输出状态施加控制当传输门截止时,电路输出呈“三态”,即高阻状态管脚排列见图6-31)三态输出R一S触发器功能测试验证R—S触发器功能,并列出功能表注意(a)不用的输入端必须接地输出端可悬空(b)注意判别高阻状态,参考方法输出端为高阻状态时用万用表电压档测量电压为零,用电阻档测量电阻为无穷大2)用三态触发器4043构成总线数据锁存器图6-4是用4043和一个四2输入端与非门408l数据选通器及一片4069缓冲器构成的总线数据锁存器A分析电路的工作原理提示ST为选通端,R为复位端,EN为三态功能控制端B写出输出端Q与输入端A、控制端ST、EN的逻辑关系C按图接线测试电路功能输入端A可接逻辑电平开关,输出端Q可接LED发光二极管显示验证l的分析注意CD4043的R和EN端不能悬空,可接到逻辑开关上思考和选做
(1)图6-2中,输出端Q与输入端A的相位是否一致?如果想使输出端与输入端完全一致,应如何改动电路
(2)如果将输入端A接不同频率脉冲__,输出结果如何试试看图6-4实验报告
(1)总结三态输出触发器的特点
(2)整理并画出4043和74LS75的逻辑功能表
(3)比较图6-2和图6-4锁存器的异同,总结锁存器的组成、功能及应用评语日期年月日实验七JK、D触发器逻辑功能及主要参数测试实验目的
(1)学习触发器逻辑功能的测试方法
(2)掌握集成J-K触发器的逻辑功能
(3)掌握J-K触发器转换成D触发器的方法及D触发器的逻辑功能实验仪器
(1)双踪示波器1台
(2)万用表1台
(3)器件74LS04一输入六非门1片74LS112双下降沿J-K触发器1片实验原理
(1)J-K触发器图7-1为J-K触发器的逻辑符号,其中J、K是控制输入端,S、R分别是异步置“1”和异步置“0”端表7-1为J-K触发器的特性表图8-2为双下降沿J-K触发器(有预置、清除端)74图8-2J-K触发器的特性方程为
(2)D触发器图7-3为D触发器的逻辑符号,表7-2为真值表D触发器的特性方程为Qn+1=D实验内容
(1)集成J-K触发器74LS112逻辑功能测试1)异步置位及复位功能的测试将J、K、CP端开路,将/R,/S端分别接到数据开关对应的插孔,在S、R为表7-3中情况时,观察Q端显示的高低电平,并转换成逻辑状态,填入表7-3中,用万用表测试Q端电位加以验证,用示波器观测比较表7-3CPJK/R/SQXXX01XXX102)逻辑功能的测试/S、/R端仍如上连接不变,并将/S、/R端置高电平,将J、K端分别接至数据开关对应的插孔,在CP端接至单脉冲的插孔当先将触发器置0或
(1)按表7-4的要求改变CP、J、K的状态,观察Q端的显示,并转换逻辑状态填入表7-4中,用万用表测试Q端电平加以验证表8-4CP0↑↓0↑↓0↑↓0↑↓J000000111111K000111000111Q10注意↑=CP上升沿↓=CP下降沿CP不能用乒乓开关代替,___?将J-K触发器接成计数状态,即J=
(1)K=
(1)然后将CP端接至连续脉冲插孔,用示波器观察Q及波形,并画出其对应于CP的波形,注意它们之间的相位关系
(2)将J-K触发器转换成D触发器将J-K触发器转换成D触发器,即K=/J,如图7-4测试上述D触发器的连接功能,将/S,/R和D分别接到数据开关,CP接单脉冲按表7-5要示提供数据,观察Q及/Q的显示,并用万用表测量Q端及/Q的电位,将上述结果转换或连接状态填入表7-5中实验报告
(1)列表整理实验数据
(2)根据实验结果,总结触发器的连接功能和特点评语日期年月日实验八异步二进制计数器实验实验目的
(1)掌握异步二进制计数器的工作原理
(2)测试集成电路74LS74的逻辑功能实验仪器
(1)双踪示波器1台
(2)万用表1台
(3)器件74LS74D型正边沿两触发器2片预习要求
(1)解计数器的概念、种类及功能
(2)了解计数器有哪些应用?实验原理
(1)异步二进制加计数器异步计数器是计数脉冲加到第一级触发器的CP端,第一级触发器的输出Q1接到第二级触发器的CP端;Q2接第三级触发器的CP端……图中各触发器的反输出端与该触发器的D输入相连,(即Di=/Qin)把D触发器转换成计数型T触发器同时,各反相输出端又与相邻触发器的时钟脉冲输入端相连图8-13位二进制异步加计数器图8-23位二进制异步加计数器状态图由状态图可以清楚地看到,从初态000(由清零脉冲所置)开始,每输入一个计数脉冲,计数器的状态按二进制递增(加1),输入第8个计数脉冲后,计数器又回到000状态因此它是23进制加计数器,也称模八(M=8)加计数器1)先清零,然后在CP端加CP脉冲__,在表8-1中记下结果表8-1输入输出CP脉冲Q0Q1Q2123456782)根据上述3位二进制异步加计数器电路状态图及表8-1中记录的结果,画出该电路的工作时序图并分析计数器又可应用在哪些方面
(2)器件介绍(74LS74)图10-374LS74外引脚排列图实验内容
(1)利用74LS74设计一个三位二进制异步加计数器,并测试其逻辑功能
(2)测试74LS74的逻辑功能3在上述实验的基础上,自己设计一个三位二进制异步减计数器,连接电路,并调试通过实验报告写出设计过程,画出实验电路图,工作时序图,整理实验数据评语日期年月日实验九同步二进制计数器实验实验目的
(1)掌握计数器的工作原理及电路组成
(2)测试集成电路74LS161构成的四位二进制递加计数器实验仪器
(1)双踪示波器1台
(2)万用表1台
(3)器件74LS1614位二进制码计数器1片74LS214输入2与门2片实验原理同步计数器每个触发器的时钟端均应接同一个时钟脉冲源,各触发器如要翻转,应在时钟脉冲作用下同时翻转,因此时钟端不能再由其它触发器来控制
(1)同步二进制加计数器4位同步二进制加计数器图9-1电路的输出方程即进位C=Q0Q1Q2Q3上述方程均在CP下跳沿有效计数前应清零,以后每当输入一个脉冲,计数器将按加1规律变化由0000→0001→0010→0011→……→1111→0000下表为4位二进制计数器状态转换表表9-1输入脉冲序号电路状态等效十进制数进位输出CQ3Q2Q1Q0000000012345678910111213141516
(2)4位同步二进制减计数器(如下图9-2所示)每输入一个脉冲计数器减一,计数状态变化规律为1111→1110→1101→1100→……0000→1111每输入一个脉冲,第一级触发器翻转,J0=K0=
(1)当第一级触发器为0时,再输入一个脉冲,要向第二级触发器借位,使第二级翻转,故要求J1=K1=/Q0,依此类推,J2=K2=/Q0/Q
(1)……对于4位二进制递减计数器,当各位均为0时,输入一个脉冲,必然产生向高位的借位,C=/Q0/Q1/Q2/Q3
(3)器件介绍(74LS161四位二进制码计数器)图9-374LS161引脚图预习要求
(1)复习利用集成计数器构成任意进制计数器的设计方法
(2)画好实验电路图,拟定实验步骤实验内容利用74LS161构成模十三计数器,用两种方法实现即反馈清零法和反馈置数法实验报告
(1)写出设计过程,画出实验电路图
(2)整理实验结果
(3)总结计数器使用特点评语日期年月日实验十移位寄存器的功能测试实验目的
(1)掌握移位寄存器的工作原理及电路组成
(2)测试集成电路74LS194四位双向移位寄存器的逻辑功能实验仪器
(1)双踪示波器1台
(2)万用表1台
(3)器件74LS74双D触发器2片74LS194四位双向移位寄存器1片预习要求
(1)移位寄存器有哪些应用?
(2)在串并行转换中,若二进制代码高位在前,低位在后,移位寄存器应采用哪种方式传输?实验原理
(1)单向移位寄存器移位寄存器是一种由触发器链接组成的同步时序网络每个触发器的输出连到下级触发器的控制输入端,在时钟脉冲作用下,存储在移位寄存器中的信息,逐位左移或右移图10-1所示电路是由D触发器组成的四位右移位寄存器图10-2所示电路是左移位寄存器图10-1移位寄存器的清零方式有两种一种是将所有触发器的清零端R;连在一起,置位端S连在一起;当R=0,S=1时,Q端为0这种方式称为异步清零另一种方法是在串型输入端输入“0”电平,接着从CLK端送4个脉冲,则所有触发器也可清到零状态这种方式称为同步清零图10-2
(2)双向移位寄存器74LS194为集成的四位双向移位寄存器,如图10-3所示图10-3CLK时钟脉冲输入端CLR清除端(低电平有效)D
0、D
1、D
2、D3并行数据输入端SLI左移串行输入端SRI右移串行输入端S
1、S0工作方式控制端(00保持;01右移;10左移;11并行输入)Q
0、Q
1、Q
2、Q3输出端当清除端(CLR)为低电平时,输出端(Q0~Q3)均为低电平当工作方式控制端(S
1、S0)均为高电平时,在时钟(CLK)上升沿作用下,并行数据(D0,D
(1)D
(2)D3)被送入相应的输出端(Q
0、Q
1、Q
2、Q3),此时串行数据被禁止当S0为低电平,S1为高电平,在CLK上升沿作用下进行左移操作,数据由SLI送入;当S0为高电平,S1为低电平,在CLK上升沿作用下进行右移操作,数据由SRI送入;当S
0、S1均为低电平时,CLK被禁止实验内容由D触发器构成的单向移位寄存器
(1)由2片双D触发器74LS7
(4)来构成四位移位寄存器,根据原理图和芯片引脚图在实验装置上正确连线1)右向移位寄存器按图10-1接线CLK接单脉冲插孔,/R、/S、DI端接相应电平,用同步清零法或异步清零法清零,清零后应将/R和/S置高电平将DI置高电平并且输入一个CLK脉冲,即将数码送入Q0,然后将DI置为低电平,再输入三个CLK脉冲,此时已将数码Q3Q2Q1Q0=1000串行送入寄存器,并完成数码1的右向__过程每输入一个CLK脉冲,同时观察Q0~Q3的状态显示,并将结果填入表10-1中表10-1CPDIQ0Q1Q2Q3000000112030402)左向移位寄存器同理按图10-2接线,进行左向移位实验,并将结果填入表10-2中表10-2CPDIQ0Q1Q2Q300000011203040
(2)集成移位寄存器74LS194的逻辑功能测试1)将74LS194插入实验装置板面上对应的16脚空插座中,插入时应将集成块上的缺口,对准插座缺口2)按图10-4接线图10-43)送数(并行输入)接通电流,将CLR端置低电平使寄存器清零,观察Q0~Q3状态为0清零后将CLR端置高电平令S0=
(1)S1=
(1)在0000~1111之间任选几个二进制数,由输入端D
0、D
1、D
2、D3送入,在CLK脉冲作用下,看输出端Q0~Q3状态显示是否正确,将结果填入表10-3表10-3序号输入输出D0D1D2D3Q0Q1Q2Q31000021000310104010151111611004)右移将Q3接SRI,即将管脚12与脚2连接,清零令S0=
(1)S1=
(1)送数Q
3、Q
2、Q
1、Q0=0001然后令S0=
(1)S1=0,连续发出4个CLK脉冲观察Q0~Q3状态显示,并填入表10-4表10-4输入输出CLK脉冲Q0Q1Q2Q30100012345)左移将Q0接SLI(即将脚15与7连接)清零令S0=
(1)S1=
(1)送数Q3Q2Q1Q0=1000,然后令S0=0,S1=
(1)连续发出4个CLK脉冲,观察Q0~Q3状态显示,并填表10-5表10-5输入输出CLK脉冲Q0Q1Q2Q30000112346)保持清零后送入一个4位二进制数,例如为Q3~Q0=010
(1)然后S0=0,S1=0,连续发出4个CLK脉冲,观察Q0~Q3的状态显示,并记入表10-6中表10-6输入输出CLK脉冲Q0Q1Q2Q3010101234实验报告
(1)整理实验结果
(2)设计由D触发器组成的双向移位寄存器,只画出逻辑图评语日期年月日实验十一555集成定时器及应用实验目的
(1)熟悉555集成定时器的组成及工作原理
(2)掌握用定时器构成单稳态电路、多谐振荡电路和施密特触发器
(3)学习用示波器对波形进行定量分析,测量波形的周期,脉宽幅值等实验仪器
(1)双踪示波器
(2)器件NE5551~2片电阻、电容若干实验原理
(1)555集成定时器的基本组成555集成电路主要有两个高精度电压比较器,一个基本RS触发器及一个做为放电回路的晶体三极管组成,其结构及管脚排列如下1)Vss接地端;2)/TR低触发端,此端电平低于Vcc时,引起触发;3)Vout输出端;4)/Rd复位端,此端送入一低电平,可使输出变为低电平5)Vco电压控制端,此端外接一参考电源时可以改变上下触发电平6)TH高触发端,此端电平高于Vcc(上触发电平)时,引起触发7)DISC放电端,也可以作为集电极开路输出8)Vcc电源端
(2)555电路的基本应用555电路的用途十分广泛,它可以用做时间定时,时间延迟电路,亦可作为自激多谐振荡器,脉冲调制电路,脉冲丢失指示器,__以及单稳、双稳各种电路,以下介绍几种基本应用1)单稳态电路按图11-1连接就组成了单稳态电路图11-1R=1K~10MC1000P脉宽TW=RCln3≈
1.1RC2)多谐振荡器当555电路按图14-2所示连接时,就构成了自激多谐振荡器,其中R
1、R2是外接电阻,C是外接电容图11-2电路的振荡周期T=(R1+2R2)ln23)施密特触发器将555定时器的阈值输入端和触发输入端连在一起,便构成了施密特触发器,如下图11-3所示当Vi输入0~5的三角波__时,则从施密特触发器的Vo端可得到方波输出如将图中的5脚外接控制电压Vco,改变Vco的大小,可以调节回差电压的范围如果在555定时器的放电__T输出端(7脚)外接一电阻,并与另一电源Vcc1相连,则由Vo输出的__可实现电平转换图11-3实验内容
(1)用555定时器构成单稳态电路,按图11-1接线,当R=
5.1kC=
0.1uF时,合理选择输入__Vi的频率和脉冲和脉宽,保证TW,使每一个正倒置脉冲起作用,加输入__后,用示波器观察Vi、Vc、Vo的电压波形,并在图中标出周期、幅值、脉宽等
(2)试用集成555定时器设计一个多谐振荡器,要求振荡器周期为1秒,输出脉冲幅度大于3V而小于5V,输出脉冲的占空比q=2/3
(3)图11-3所示电路中,在电压控制端(脚5)分别外接2V、4V电压在示波器上观察该电压对输出波形的脉宽上,下限触发电平以及回差电压有何影响实验报告
(1)简述555单稳态触发器的工作原理
(2)整理实验数据,分析误差原因评语日期年月日实验十二数字电子钟设计实验目的
(1)掌握计数器、译码器、显示电路的功能及应用
(2)进一步掌握实际应用中时序逻辑电路的设计与调试方法实验仪器
(1)双踪示波器一台
(2)器件74LS00二片
(3)7490六片实验原理1它的计时周期为24小时,并有校时功能,其主要由以下四个部分组成其框图如图12-1图12-11)振荡器数字钟的精度,主要取决于时间标准__的频率,振荡器频率可由分频得到,也可以由门电路或定时器构成2)计数器有了标准的“秒”__后,可根据60秒为1分,60分为1小时,24小时为1天的计数周期,设计两个六十进制,一个__四进制的计数器,对其进行适当的连接,实现其计时功能3)译码显示电路译码、显示电路是将数字钟的计数状态如实反映出来,显示器件用七段LED数码管4)校时电路由于时钟标准__的频率及其稳定性的偏差,都会影响数字钟的走时产生误差,因此应该有一个校时电路实验内容1利用实验装置自带的1HZ__作为秒脉冲__,设计一个六位显示的数字电子钟;2设计时钟的计数器;数字钟的“秒”、“分”__产生电路是由六十进制计数器构成,“时”__产生电路由__四进制计数器实现利用两个7490(二-五十进制计数器)构成六十进制计数器和__四进制计数器其连接图如图12-
2、12-3;图12-2图12-33设计校时电路利用“秒”__快速校时,其电路图如12-4图12-4实验报告1写出设计过程,画出整个实验原理图2记录各输出端的状态并画出各输出端的波形;评语日期年月日实验报告。