文本内容:
嵌入式设计与开发实验Embedded SystemDesign andDevelopment
一、课程基本情况课程总学时32实验总学时16学分开课学期第6学期课程性质选修对应理论课程嵌入式设计与开发适用专业光电信息科学与工程教材夏宇闻,Verilog HDL数字设计与综合(第二版),电子工业出版社,2009开课单位物理与光电工程学院光电工程系
二、实验课程的教学目标和任务本课程是一门涉及了FPGA可编程系统硬件、软件及应用的综合型课程,面向对象为高年级本科生课程目标是培养学生紧跟世界先进电子技术,运用先进的EDA工具基于FPGA可编程器件设计和实现典型自动化系统的能力,适应二十一世纪对高素质人才的要求课程任务为掌握可编程器件的结构、特点及应用场合;掌握EDA工具Quartus及Modelsim的开发环境及开发流程;掌握Verilog语言的原理、特点、编写方法及设计思路;掌握原理图输入方法;开展中小规模电子系统的设计,包括门电路、总线、逻辑电路、触发器、存储器等,并能对所设计的电子系统进行模拟仿真或在实验开发板上硬件实现课程的重点在于引导学生实现完整的项目流程,将实际项目需求按照FPGA特点分解,使用Verilog语言实现各项功能,并使用仿真工具进行验证,最终满足需求
三、实验课程的内容和要求所需项目要求序号项目名称内容提要实验类型学时必开选开与非、或非、异或及三态等典型门实验一门电路设计47验证电路的实现编码器、译码器、数据选择器、实验二组合逻辑电路4V设计加法器、减法器等逻辑电路实现实验三触发器设计范例4RS触发器、JK触发器、D触发q设计器、T触发器等实现同步计数器、异步计数器、减法实验四时序逻辑电路设计4V设计计数器、寄存器等实现只读存储器、随机存储器、堆栈、实验五存储器设计4V设计FIFO等实现跑马灯、自动售货机、电梯控制实验六数字系统设计47设计器等实现
四、课程考核1实验报告的撰写要求2实验报告6次3考核及成绩评定平时成绩30%、课程论文70%
五、参考书目
1、基于Quartus II的数字系统Verilog HDL设计实例详解,电子工业出版社;周润景苏良碧等编,2010年版
2、Altera FPGACPLD设计,人民邮电出版社;王诚等编,2005年版
3、CPLD/FPGA设计及应用,人民邮电出版社;罗朝霞高书莉编,2007年版。