还剩3页未读,继续阅读
文本内容:
2023年4月高等教化自学考试全国统一命题考试计算机系统结构试卷(课程代码02325)本试卷共3页,满分100分,考试时间150分钟考生答题留意事项.本卷全部试题必需在答题卡上作答答在试卷上无效,试卷空白处和背面均可作草稿纸..第一部分为选择题必需对应试卷上的题号运用2B铅笔将“答题卡”的相应代码涂黑.其次部分为非选择题必需注明大、小题号,运用
0.5毫米黑色字迹签字笔作答.合理支配答题空间,超出答题区域无效第一部分选择题
一、单项选择题(本大题共10小题,每小题1分,共10分)在每小题列出的四个备选项中只有一个是符合题目要求的,请将其选出并将“答题卡”的相应代码涂黑未涂、错涂或多涂均无分.以软件为主实现的机器称为P26A.模型机器B.模拟机C.虚拟机器D.实际机器.下列关于系列机软件兼容描述正确的是p40A.系列机软件必需保证向后兼容,力争向前兼容B.系列机软件必需保证向下兼容,力争向前兼容C.系列机软件必需保证向前兼容,力争向上兼容D.系列机软件必需保证向下兼容,力争向后兼容
3.浮点数阶值采纳二进制p位、尾数基值位加,则该浮点数的最大阶值为p63A.2PB.2P-1C.2PiD.2P1-
1.为了使任何时候所需的信息都只用一个存储周期访问到,信息在主存中存放的地址要求是p73A.地址最低位为0B.地址最高位为0C.该信息宽度的一半D.该信息宽度的整数倍.存储器的最大频宽是指p98A.存储器瞬时访问的频宽B.存储器最大的传输速率C.存储器连续访问时的频宽D.存储器的实际传输速率
6.总线限制定时查询方式的限制线的线数为pillA.「logzN]B.1+「logzN口C.2+「logzN]D.3+「logzN].存储层次构成的主要依据是pl27A.CPU的速度B.主存器件C.程序设计语言D.程序的局部性.相联存储器的访问依据是A.内容B.地址C.速度D.周期.并行向量处理的互联网络是A.交换开关B.纵横交叉开关C.单总线D.多总线.从指令和数据的多倍性来看,阵列机属于A.单指令流单数据流B.单指令流多数据流C.多指令流单数据流D.多指令流多数据流其次部分非选择题
二、填空题(本大题共10小题,每小题2分,共20分)请在答题卡上作答.软件的功能可以用—硬件或—固件—实现.指令由—操作码和_地址码两部分组成p
75.计算机应用可归纳为向上升级的4类数据处理、—信息处理、_学问处理和智能处理p44〜p
45.浮点数下溢处理的精度损失对—系统程序和—应用程序设计者都是透亮的p
69.适当选择好Cache的容量、块的大小、组相联的一组数和组内的一块数可以保证有较高的命中率.能够并行读出多个CPU字的单体多字和—多体单字、_多体多字的交叉访问主存系统被称为并行主存系统pioo.中断系统的软、硬件功能安排实质上是中断_处理程序软件和中断_响应硬件的功能安排P
107.页式存储是把一主存空间和一程序空间都机械地等分成固定大小的页,按页依次编号P
131.主存空间数据相关是相邻两条指令之间出现对主存一同一单元要求—先写而后读的关联.将二维数组中各元素在存储器中_错位存放可以使行或列的各元素都能并行访问,但会造成一主对角线上各元素的并行访问冲突
三、简答题(本大题共5小题,每小题6分,共30分)请在答题卡上作答.简述指令字格式优化的措施p80答⑴采纳扩展操作码,并依据指令的频度R的分布状况选择适合的编码方式,以缩短操作码的平均码长;⑵采纳多种寻址方式,以缩短地址码的长度,并在有限的地址长度内供应更多的地址信息;⑶采纳
0、
1、
2、3等多种地址制,以增加指令的功能;⑷在同种地址制内再采纳多种地址形式,让每种地址字段可以有多种长度,且让长操作码与短操作码进行组配;⑸在维持指令字在存储器中按整数边界存储的前提下,运用多种不同的指令字长度.简述引入数据表示的原则p61答⑴看系统的效率是否有显著提高,包括实现时间和存储空间是否有显著削减;实现时间是否削减又主要看主存和处理机之间传递的信息量是否削减;⑵看引入这种数据表示后,其通用性和利用率是否提高假如只对某种数据结构的实现效率高、而对其他数据结构的实现效率低,或应用较少,将导致性价比下降.简述数组多路通道的数据传输方式pll9答数组多路通道在每选择好一台设备后,要连续传送完固定K个字节的成组数据后,才能释放总线,通道再去选择下一台设备,再传送该设备的K个字节如此,以成组方式轮番交叉地为多台高速设备服务设备要想传送N个字节,就须要先给「N/仁次申请运用通道总线才行.简述机群系统相对于传统的并行系统的优点答:⑴系统有高的性能价格比;⑵系统的开发周期短;⑶系统的可扩展性好;⑷系统的资源利用率高;⑸用户投资风险小;⑹用户编程便利.简述SIMD系统的互连网络的设计目标答⑴结构不要过于困难,以降低成本;⑵互联要敏捷,以满意算法和应用的需求;⑶处理单元间信息交换所需传送步数尽可能少,以提高速度性能;⑷能用规整单一的基本构件组合而成,或经多次通过或多级连接来实现困难的互联,使模块性好,以便于用VLSL实现并满意系统的可扩展性
四、简洁应用题本大题共2小题,每小题10分,共20分请在答题卡上作答.给出N=8的蝶式变换,如图题26图所示⑴写出互连函数关系⑵假如采纳omega网络,需几次通过才能完成此变换?题26图解⑴互联函数关系fP2Plpo=PoPiP2⑵假如处理单元设有屏蔽位限制硬件,可让PE、PE2PE5和PE7均处于屏蔽,PEi、PE3PE4和PE6为活跃,只须要在omega网络上通过一次,传输路径无冗余假如处理单元未设置屏蔽位限制硬件,就须要在omega网络上通过两次,此时,传输路径就会出现许多冗余.由3位数其中最低位为下溢处理的附加位经ROM查表舍入法,下溢处理成2位结果设计使下溢处理平均误差接近于0的ROM表,列出ROM编码表的地址与内容的对应关系解3位数的ROM下溢处理表共有23=8个地址,地址码为000〜111每个地址存放一个处理结果下溢处理平均处理误差接近于0的ROM处理表如图27所示图27
五、综合应用题本大题共2小题,每小题10分,共20分请在答题卡上作答.假如通道在数据传送期中,选择设备的时间Ts为传送一个字节数据须要的时间Td为
0.5肥1某低速设备每隔500^发出一个字节数据恳求,至多可接几台这种设备?2对于题28表所示的低速设备,一次通信传送的字节数不少于1024个字节,则哪些设备可挂?哪些设备不行挂?题28表A〜F设备的速率解⑴低速设备每隔500Ps发出一个字节的数据传送恳求,挂低速设备的通道应按字节多路通道方式工作,极限流量fmax.byte=VTs+TD假如所挂的台数为m设备的速率f实际就是设备发出的字节传送恳求的间隔时间的倒数相同设备,速率之和为m/i为了不丢失信息,应满意VTs+TD^mf.于是m应满意m^VTs+TD/i=500/10+
0.5=48所以至多可挂48台低速设备⑵
(2)如题28表所示为低速设备,此通道是选择通道,如果通道上挂有m台设备,则选择通道的极限流量为*(1分)限制通道上.所挂的设备速率了忘记」一B♦N1024(1分)—+
0.5即/SL96B・w-(1分)根据题28表可知,只能挂B、E、F设备,(?分)A、C、D设备因为速率超过九x.一所以不能挂(1分).有以下FORK、JOIN写成的在多处理机上并行执行的程序10U=A+BFORK3020V二U/BJOIN2GOTO4030W=A*UJOIN240FORK6050X=W-VJOIN2GOTO7060Y=W*UJOIN270Z=X/Y假设现为两台处理机,除法速度最慢,力口、减法速度最快,画出该程序在两台处理机上运行时的资源时空图解如答29图处理机FORK30GOTO40FORK60JOIN2答29图地址000001010011100101110111内容0001011010111111设备ABCDEF设备速率fi/B•ps-11/
0.11/
0.61/
0.21/
0.251/
0.81/
0.55。